JPS62160537A - 割込み処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は一般にデータ処理システムに関し、さらに詳細
には優先割込み要求を処理するための割込みシステムに
関するものである。

Ｂ、従来技術 一般のデータ処理装置のプロセッサは、装置内の種々の
タスクまたは事象を実行することを頻繁に要求される。

タスクは、プロセッサにとって外部的なものであること
も、また内部的なものであることもある。外部タスクは
通常外部事象と関連する。そのような事象には、外部セ
ンサの読取り、通信チャネルからのデータの受取り等が
ある。内部タスクには、内部カウンタの終了に続く状態
の抽出等がある。

指定されたタスクに加えて、プロセッサは通常、指定さ
れたタスクを処理するためにそのサービスが必要でない
とき、所定の機能（背景機能と呼ばれることがある）を
実行する。

一般のプロセッサは、通常電子速度で動作する。

したがって、プロセッサ自体は割り当てられたタスクを
完了するのに比較的短かい時間間隔しか要しない。同様
に、プロセッサは非常に短かい時間間隔内で多数のタス
クを実行できる。その速度にもかかわらず、プロセッサ
は直列装置である。特定の時間間隔の間に１つのタスク
しか実行できない、その状態のきっかけになる事象が発
生すると、即座に対応が必要なタスクが幾つかある。た
とえば、実時間周辺装置は通常即座に対応が必要である
。大部分の実時間周辺装置は、背景コードの実行と非同
期的に動作するので、状況はさらに複雑である。すなわ
ち、これらの装置がサービスを必要とする正確な時間を
プロセッサが予想できない。

プロセッサの融通性を向上させるため、割込みシステム
が設けられる。割込みシステムは優先順位をつけた幾つ
かの割込みレベルを含んでいる。

ユーザは通常１つまたは複数の事象を割込みレベルの１
つに割り当てる。事象が発生するたびに割込み要求が提
出される。割込みのレベルに応じて、プロセッサは、新
しい割込みが発生したとき実行していたコードを引き続
き実行するか、またはそのレコードの処理を中止して、
新しい割込みにサービスするため実行しなければならな
い新しいコードに分岐する。割込み要求が、そのとき実
行中のものより高いレベルである場合、プロセッサは分
岐して新しいコードを実行する。それが終了すると、プ
ロセッサは戻って分岐前のコード（すなわち、元のコー
ド）を実行する６他方、割込み要求がそのとき実行中の
ものと同じかまたはそれより低いレベルである場合、プ
ロセッサはその割込み要求を待ち行列に入れ、現在のコ
ードを引き続き実行する。即座の対応を要する事象もあ
るので。

待ち行列は十分な解決策ではない６本発明が改善しよう
とするのは待ち行列の問題である。

従来技術では、幾つかの割込みシステムが記載されてい
る。開示されたシステムまたは構成は。

全て割込みを処理するためのプロセッサの効率を改善す
ることを目的としている。たとえば、米国特許第４００
１７８３号、第４０２８６６４号、第４１７２２８号お
よび第３９０５０２５号には、プロセッサ割込み階層の
それぞれの割込みレベルでの事象のサービスに優先順位
をつけるための幾つかの装置および方法が述べられてい
る。

米国特許第４４５６９７０号および第４４５９６５７号
など別の従来技術の特許には、優先順位の低い事象にサ
ービスするコードから優先順位の高い事象にサービスす
る新しいコードに、プロセッサを分岐させる方法および
装置が述べられている。

Ｃ１発明が解決しようとする問題点 したがって、本発明の一般的目的は、複数の割込み要求
を待ち行列化せずに、プロセッサが単一の割込みレベル
で優先順位をつけたタスクを実行できる方法を提供する
ことにある。

Ｄ０問題点を解決するための手段 この方法は次のように働く。背景コード（すなわち、優
先順位の低いタスクにサービスするコード）の実行中に
割込みが発生した場合、プロセッサは分岐して、その割
込みを引き起こした事象にサービスするコードを実行す
る。背景コードの割込み時の位置のアドレスが、スタッ
ク上に保存される６割込みレベルで消費される時間を最
少にするため、２つの命令、すなわち、（ａ）　　“Ｃ
ａ１ｌＳｕｂ−ｒｏｕｔｉｎｅ”（呼出し）および（ｂ
　）　　”Ｒｅｔｕｒｎｆｏｒｍ　Ｉｎｔｅｒｒｕｐｔ
”　（ＲＥ　Ｔ　Ｉ　）が割込みレベルで実行される。

呼出し命令を実行すると、処理される予定になっている
命令の次の順次アドレスが、背景位置の１番上のスタッ
ク上に保存される。この特定の状況で割込みレベルの位
置がスタック上に保存される。

ＲＥＴ工命令を実行すると、スタックの最上部から割込
みレベルの位置が取り出され、それがプログラム・カウ
ンタ（Ｐ、Ｃ，）にロードされる。

次にプロセッサはＰ、Ｃ，内のアドレス（位置）から始
まるサービス・ルーチンを実行する。ＲＥＴＩ命令は割
込みのソースをクリアする（すなわち、全てのフラッフ
をリセットするなど）ことに注意すべきである。その割
込みに関係したサービス・ルーチン（すなわち、コード
）は背景レベルで実行され、プロセッサはこのとき同じ
割込みレベルの新しい割込み要求を自由に受け取ること
ができる。新しい割込み要求はただちにサービスされる
。

最後に、割込み要求を処理するサービス・ルーチンが完
了したとき、リターン（ＲＥＴ）命令が実行される。こ
れにより、元の背景位置がスタックから取り出されてプ
ログラム・カウンタに入れられ、それによってプロセッ
サが背景コードの実行を継続できるようになる。

Ｅ、実施例 以下に説明する発明を使って、任意の種類のデータ処理
システムで割込み要求に優先順位をつけることができる
。本発明は店舗システムでうまく働くので、その環境中
で説明することにする。ただし、本発明に小変更を加え
たり本発明を任意の計算システムに適用することは当業
者の熟練の範囲内に十分台まれるので、前記のことは本
発明の範囲を制限するものとして解釈すべきではない。

第１図に、データ処理システム１０の電気的ブロック・
ダイヤグラムを示す。データ処理システム１０は、商店
、小売店等で客の買物を計算するためなどに使用するこ
とができる。データ処理システムは、マイクロコントロ
ーラまたはマイクロコンピュータ１２を備えている。前
述のように。

どんな種類のマイクロコンピュータでも使用できる。し
かし、本発明の好ましい実施例では、マイクロコントロ
ーラは、Ｉｎｔｅ１社製の８０５１型マイクロコントロ
ーラである。８０５１型マイクロコントローラは、周知
のオフ・ザ・シェルフ・マイクロコンピュータであり、
したがってここではその詳細は説明しない。このマイク
ロコントローラの詳細を確かめたい場合は、シングルチ
ップ・マイクロコンピュータと一緒に提供されるＩｎｔ
ｅ１社の資料を参考にするとよい。本発明においては、
８０５１型マイクロコントローラは複数の入出力機能を
実行し、それぞれの機能と遠隔の計算装置の間の通信を
もたらすように構成することができる。このマイクロコ
ンピュータは２つの割込みレベルを備えている。即座の
対応を必要とする各入出力装置と通信チャネルは、これ
らのレベルの１つでマイクロコントローラに割り込まな
ければならない。割込みが受諾された場合、マイクロコ
ントローラは現在のジョブを打ち切って、マイクロコン
トローラがその割込みを受諾した装置にサービスするた
めのコードを実行する。８０５１型コントローラには割
込みレベルが２つしかないため、各入出力装置と通信チ
ャネルからの割込みは、割込みレベルの１つに結合しな
ければならない。言い換えれば、複数の割込みを、１つ
の割込みレベルでサービスしなければならない。

引き続き第１図を参照すると、入出力装置は磁気ストラ
イプ読取機構（ＭＳＲ）（図示せず）を備えている。磁
気ストライプ読取機構はコネクタ１４を介してネットワ
ーク１６に接続され、さらに導線１８および２０を介し
てマイクロコントローラのピン０５および１２に接続さ
れている。磁気ストライプ読取機構は、クレジット・カ
ード等の磁気情報を読取るために使用できる。ピン１２
上の信号はストローブ信号であり、ピン０５上の信号は
磁気ストライプ読取機構のデータ（ＭＳＲＤＡＴ）であ
る。たとえば、ストローブ信号が活動化されると、マイ
クロコントローラは割り込まれる。割込みがマイクロコ
ントローラ内のプロセッサによって受諾された場合、ピ
ン０５上のデータが受諾される。

コネクタ２２、およびマイクロコントローラのピン１３
．１０．１５および１１上のモジュール２４と２６によ
り通信機能がもたらされる。受信信号はピン１０に供給
され、送信信号はピン１１に与えられる。各モジュール
（２２，２４および２６）は、それぞれ減結合ネットワ
ークによって電圧電源＋５およびアースに結合されてい
る。通信チャネル（図示せず）からの信号は、コネクタ
２２を介して受け取り、モジュール２４によって増幅さ
れる。Ｔｅｘａｓ　Ｉｎｓｔｒｕｍｅｎｔｓ　（Ｔ　Ｉ
　）社製のドライバ・モジュール部品番号７５１７６が
、ドライバ・モジュールとして適している。モジュール
２４からの信号は、モジュール２６に送られる。

モジュール２．６は排他的ＯＲモジュールであり、Ｔｅ
ｘａｓ　Ｉｎｓｔｒｍｅｎｔｓ社製のモジュール部品番
号７４ＬＳ８６によって実現できる。

管理者キーロック２８は、レバー・スイッチ３０によっ
て検出され、導線３２を介してマイクロコントローラの
ピン０３に送られる。マイクロコントローラは、背景モ
ードからキーロック・スイッチを走査する。水晶３４は
、導線を介してマイクロコントローラのピン１８および
１９に結合されている。同様に、ウォッチドッグ・モジ
ュール３６が、マイクロコントローラのピン０４および
０９に結合されている（水晶３４は割込みソースではな
く、ウォッチドッグ回路３６はマイクロコントローラを
リセットするために使用される。）警告音発生装置３８
は、内部タイマ割込みによって制御され、モジュール４
０を介してマイクロコントローラ１２のピン０１および
０２に結合されている。モジュール４０は、高電流ドラ
イバであり、ネットワーク４２を介して電流を警告音発
生装置に供給する。どのオフザシエルフ高電流ドライバ
・モジュールもモジュール４０に使用できる。本発明の
好ましい実施例では、ＴｅｘａｓＩｎｓｔｕｒｍｅｎｔ
ｓ社（ＴＩ）製のモジュール部品番号７５４５１を使用
する。

マイクロコントローラ１２のピン３ｏおよび３２ないし
３９は、スタティックＲＡ　Ｍ　４１およびラッチ４４
をマイクロコントローラに相互接続するために使用され
る。ＲＡＭ４１およびラッチ４４はどちらも通常の装置
であり、詳細は説明しない。スタティックＲＡＭとラッ
チは、共通のデータ線に接続されている。この構成では
、ＲＡＭのアドレスは最初それらの線に出力され、ラッ
チ４４にラッチされる。バス上に出力されるアドレスを
ラッチ・アップした後、データは次にＲＡＭに送られる
。

マイクロコントローラは、背景モードからキーボード・
アセンブリ４６を走査する。キーボード・アセンブリは
、４−１６デコーダ・モジュール４８を経てマイクロコ
ントローラのピン２５−２８に結合されている。キーボ
ード４６からのリターン信号は、抵抗性ネットワークＲ
Ａを経てマイクロコントローラのピン２１−２４に送ら
れる。本発明の好ましい実施例で後はど説明するように
、キー・ストロークを監視するコードは、コントローラ
の背景レベルで実行される。割込みが発生するたびに、
プロセッサは一時的にこのコードから分岐して割込みに
サービスする。キーボードのＬＥＤ部分はＬＥＤドライ
バ・モジュール５０を経てマイクロコントローラのピン
０６．０７．０８および１４に送られる。第１図に図示
してないもう一つの割込みソースは、内部ソースによっ
て引き起こされる割込みである。そのような内部ソース
は、タイマかも知れない。一般に、タイマは特定の時間
間隔で割込みを発生するようにセットされている。ある
時間間隔が経過すると、タイマは直ちに割込みを発生し
、マイクロコントローラはそのとき実行中のコードから
強制的に分岐させられて新しい事象を調べる。通常、マ
イクロコントローラは、新しい事象にサービスするため
の一組の新しいコードを実行しなければならない。

第２図に、マイクロプロセッサと、それによって制御さ
れる事象または入出力装置の概念図を示す。これらの入
出力装置のあるものは、割込みレベルでの対応が必要で
ある。本発明の説明を簡単にするため、第１図の要素と
共通する第２図の要素は同じ参照番号で表わす。参照番
号１２は、背景コードを実行中のマイクロプロセッサを
表わす。

前述のように、背景コードは、キーボード４６、ＬＥＤ
４５、管理者キーロック２８およびＲＡＭ４１を監視す
るために使用される。割込みを提出してマイクロプロセ
ッサを強制的に分岐させることができるソースは、直列
通信チャネル２２、内部タイマ割込み５２（警告音発生
装置３８の音発生信号を含む）および磁気ストライプ読
取装置１４からの磁気ストライプ・データである。これ
らの割込みは、背景コードとは非同期であ、ることに注
意すべきである。割込みが非同期なのは、どの入出力装
置をいつでもその割込み要求線を付勢できるためである
。さらに、これらの割込みの要求線のどれかがいつ付勢
されるかを、マイクロプロセッサは予測できない。

第３図は割込み要求を処理するための簡単な手法の概念
を示すフローチャートである。割込み要求は本来非同期
であるので、優先順位が同じ２つ以上の割込み要求が同
じ時間間隔中にサービスを必要とすることが避けられな
い。要するに、プロセッサが一度割込み要求を受諾して
、その割込みにサービスするためのコードの実行を開始
すると、そのコードの処理を終了するまでは別の割込み
を受諾することはない。新しい割込み要求は、待ち行列
化されて、サービスを待つ。この状況を第３図に示す。

「背景レベルＪと記した欄は、背景コード（すなわち、
優先順位の低いコード）が実行されているレベルを表わ
す、「割込みレベル」と記した第２の欄は、割込み要求
にサービスするためのレコードが実行されているレベル
を表わす。

このレベルは、前景レベルとも呼ばれる。「スタック」
と記した第３の欄は、割込み要求が受諾されるたびにマ
イクロプロセッサがプログラム・アドレスを転送する記
憶域を表わす。言い換えれば、プロセッサが分岐するた
びに、分岐前のプログラム中の次の順位アドレスが、ス
タック上に記憶される。アドレスは、プログラム・カウ
ンタ（ｐｃ）に保持される。プログラム・カウンタの内
容をスタック上に記憶することにより１割込みにサービ
スするコードの実行を終了すると、プロセッサは、割込
みが発生したとき実行中であったプログラム中の次の順
次アドレスから再開できる。最後に、第３図の矢印の方
向は、プログラムの流れの方向を示す。

すなわち、矢印５２は、割込み要求１が矢印５４で発生
したとき、プロセッサは背景レベルでコードを実行中で
あることを示す。割込み要求１は８０５１ハードウエア
によって検出される。プロセッサは割込み時に処理して
いた背景命令を終了する（ブロック５６）。矢印５８で
示すように、プログラム制御権が背景レベルから割込み
レベルに移る。言い換えれば、ブロック６０で、プログ
ラムは背景コードから分岐してサービス・ルーチン１の
コードを実行する。さらに、矢印６２で示すように、プ
ログラム・カウンタ（ｐｃ）内の背景アドレスがスタッ
ク上に置かれる。矢印６４で示すように、矢印６２で背
景アドレスをスタックする前にスタックが空になってい
たことに注意すべきである。

ブロック６０でサービス・ルーチン１の実行中に割込み
要求２（矢印６６）が検出された場合は、サービス・ル
ーチン１のコードの実行が終了するまで割込み要求また
は遅延される。プログラムは次にブロック６８に下りる
。ブロック６８で、プログラムは“Ｒｅｔｕｒｎ　ｆｒ
ｏｍ　Ｉｎｔｅｒｒｕｐｔ”（ＲＥＴＩ）と呼ばれる命
令を実行する。これは８０５１の標準命令なので詳細は
示さない。この命令が実行する機能はブロック７０で示
されると１゛うだけに留めておく。要するに、割込み要
求２を処理するためのサービス・ルーチンに制御権が移
る。割込み要求２にサービスするコードの実行が終了す
ると、プログラムはブロック７２に下りる。ブロック７
２で、プログラムはＲＥＴＩ命令を実行する。これによ
り、矢印７４で示すようにプログラムの制御権が背景レ
ベルに戻る。この命令はまた矢印６２でスタックされた
背景アドレスを取り出し、それをプログラム・カウンタ
に再ロードし、矢印７６で示すようにスタックを空にす
る。ブロック７８で示すように、プログラムは背景コー
ドの処理を続行する。

第３Ａ図は、第３図に概略を示した処理ステップのタイ
ミング・ダイヤグラムである。このタイミング・ダイヤ
グラムは、第３図の簡明な手法がもたらす問題を理解す
るのに役立つ。グラフから理解できるように、割込み１
が検出されると、直ちに割込みにサービスするためのコ
ード（サービス１）が開始される。しかし、割込み２の
サービスはそれが始まるまで時間Ｔだけ遅延される。割
込み要求を認識してから割込みの処理が実際に始まると
きまでに貴重なデータが失なわれる可能性があるので、
この遅延は許容できない。

第４図は、本発明の教示にもとづいて割込みを処理する
ための概念的手法を示す。この改善された方法では、プ
ロセッサが既に最初の要求にサービス中であるとき、第
２の要求との間に遅延はない。要するに、プロセッサが
最初の割込み要求を受け取るとき、その要求にサービス
するためのコードが背景レベルで実行される。プログラ
ムが背景モードで動作している場合、ハードウェアによ
ってセットされたフラッグ等の標識はすべてクリアされ
、したがってプロセッサは同じレベルの割込み要求を自
由に受諾できる。第３図と同様に、第４図は割込みにサ
ービスするためのプログラムが、背景レベルまたは割込
みレベルで実行できることを示す。プロセッサが背景レ
ベルでのコードの実行から分岐して割込みレベルでコー
ド実行するとき、プログラム・カウンタの内容がＰＣス
タック上に記憶される。

矢印７７は、割込み要求１を検出したとき、プロセッサ
は背景レベルでコードを実行中であることを示す。割込
み要求１は割込みレベルで発生し、矢印７９で示される
。割込み要求は８０５１のハードウェアによって検出さ
れる。ブロック８０および矢印８３は、プロセッサが処
理中の命令を終了して制御権をサービス・ルーチン１に
移すことを示す。矢印８２で示すように、プログラム・
カウンタ内の背景アドレスが、スタック上に置かれる。

プロセッサは次に割込みレベルでブロック８４にアクセ
スする。ブロック８４で、プロセッサはサブルーチン“
Ｌａｂｅｌ　２”に対する呼出しを実行する（呼出し）
。ブロック８４でこの命令を実行することにより、プロ
セッサは次の順次アドレスを背景アドレスの１番上のス
タック上に置く。

これは矢印８６で表わされている。次の順次アドレスは
サービス・ルーチン１に対するアドレスであり、ブロッ
ク９０に示されている。ブロック８４に続いて、プロセ
ッサはブロック８１に下りる。

ブロック８１で、プロセッサはＲＥＴＩ命令を実行する
。この命令により制御権が背景レベルに戻る。この命令
はまた矢印８６で次の順次命令アドレスを取り出し、そ
れをプログラム・カウンタにロードする。したがって、
矢印９２で背景アドレスのみがスタック上に残る。プロ
セッサに最初の割込みにサービスするためのコードを背
景レベルで強制的に実行させるには、ブロック８４およ
び８１の命令を図の順序で実行しなければならない。

指定された命令を図の順序で実行することにより、通常
、割込み要求が取り上げられるときにセットされる、使
用中のプロセッサの標識は全てクリアされ、このときプ
ロセッサは他の割込み要求を自由に受諾できる。

ブロック８４および８１の命令は８ｏ５１の命令なので
、詳細は示さない。これらの命令についてもつと詳しい
情報を得たい場合は、８ｏ５１型マイクロコントローラ
と一緒に提供される資料を参考にするとよい。さらに、
別のマイクロプロセッサを使用したい場合は、プロセッ
サに割込みを背景レベルで強制的にサービスさせるため
に同様な命令を処理するものでなければならない。割込
みレベルから戻ってからプロセッサが入る最初のブロッ
クは、ブロック９０である。ブロック９０で、プロセッ
サは割込み要求１にサービスするコードの実行を開始す
る。このコードの実行中、矢印９４で割込み要求２を受
け取る。プログラムは、ブロック９６および矢印９７に
下り、そこで処理中の命令を終了し、制御権をサービス
・ルーチン２に移す。同時に、矢印９８で、プログラム
・カウンタ内のサブルーチン・アドレスが、背景アドレ
スの１番上のスタックに転送される。

矢印９８のサービス・ルーチン・アドレスは、サービス
・ルーチン１内の、そこでプロセッサが割込み１にサー
ビスするためにサービス・ルーチン１の実行を続行する
位置である。≦い換えれば、矢印９８のサブルーチン・
アドレスは、ブロック１０４のアドレスである。サービ
ス・ルーチン１からサービス・ルーチン２に制御権が移
った後、プロセッサはブロック１００に入る。ブロック
１００で、プロセッサはサービス・ルーチン２を実行す
る。サービス・ルーチン２は、割込み要求２をクリアす
るためにプロセッサが実行しなければならないコードで
ある。割込み要求２をクリアするためのコードの実行を
終了すると、プロセッサはブロック１０２に下りる。ブ
ロック１０２で。

プロセッサは（ＲＥＴＩ）命令を実行する。前と同様に
、（ＲＥＴＩ）命令は制御権を背景コードに戻し、矢印
９８のサブルーチン・アドレスをプログラム・カウンタ
に転送する。プロセッサは次にサービス・ルーチン１の
コードの実行を終了する。プロセッサは次にブロック１
０６に下りる。

ブロック１０６で、プロセッサは“５ｕｂ−ｒｏｕｔｉ
ｎｅＲｅｔｕｒｎ”　（ＲＥＴ）命令を実行する。これ
は矢印１０８の背景アドレスを取り出してプログラム・
カウンタに移す、８０５１の通常の命令である。

アドレスをスタックからプログラム・カウンタに転送す
る手順は、ブロック１０６およびこの説明全体を通して
“ポツプ・スタック”と呼ばれる。

プログラムはブロック１０６からブロック１１０に下り
、そこで背景コードの実行を続行する。このときスタッ
クは空であり、別の一連の割込みが新たに発生するまで
、プロセッサは背景レベルでコードの実行を継続するこ
とに注意すべきである。

第５図は、第４図に示した手順のタイミング・ダイヤグ
ラムを示す。このダイヤグラムから明らかなように、割
込み１と割込み２は１割込み２の処理を遅延させずに、
同じ割込みレベルで共存できる。言い換えれば、遅延を
許容できない割込み２は、割込み１のアクティビティの
如何にかかわらず直ちに処理される。

Ｆ１発明の詳細 な説明したように、本発明によれば第１の割込み要求が
あったときに、一旦割込みレベルでの処理に移行し、こ
のレベルで元の割込み前のレベルすなわち背景レベルで
第１の割込み要求へのサービスが行われるようにセット
アツプする。こののち処理は割込みレベルから背景レベ
ルに戻され、上述のサービスが行われるとともに、第１
の割込み要求のフラグがクリアされる。したがって、こ
の段階でさらに他の割込み要求を受け付けることができ
る。すなわち単一の割込みレベルで複数の割込み要求を
処理することができる。

【図面の簡単な説明】

第１Ａ図、第１Ｂ図、第１Ｃ図および第１Ｄ図は本発明
の教示を具体化したデータ処理システムの電気的ブロッ
ク・ダイヤグラム、第１図は第１Ａ図〜第１Ｄ図の組合
せを示す図、第２図はプロセッサによって制御される同
期タスクの概念図。 第３図は割込みを処理するために用いられる簡明な方法
の機能的フローチャート、第３Ａ図は第３図に示す方法
のタイミング・ダイヤグラム、第４Ａ図および第４Ｂ図
は本発明の教示にもとづいて割込みを処理するための機
能的フローチャート、第４図は第４Ａ図および第４Ｂ図
の組合せを示す図、第５図は第４Ａ図および第４Ｂ図の
方法のタイミング・ダイヤグラムである。

Claims (1)

1. 【特許請求の範囲】 サービスを要求するソースからの第１の割込み要求を受
   け付けるステップと、 プロセッサが上記第１の割込み要求があったときに現に
   実行している命令に続く、次の順次的なコードに対する
   アドレスを保管するステップと、上記第１の割込み要求
   をサービスするためのコードが記憶されているアドレス
   を特定するステップと、 このアドレスを保管するステップと、 プロセッサが第２の割込み要求を受け付けるように条件
   付けるステップと、 上記第１の割込み要求をサービスするコードの実行を開
   始するステップと、 上記第２の割込み要求を受け付けるステップと、上記第
   １の割込み要求をサービスするコードの実行を中断する
   ステップと、 上記第２の割込み要求をサービスするコードを実行する
   ステップとを有し、 １の割込みレベル内で優先付けを行い、異なる緊急度の
   複数の事象に対しプロセッサがサービスを行えるように
   した割込み処理方法。