JPS62103748A - チヤネルコマンド語洗取り方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、チャネルコマンド語先取り方式に関し、特に
第２優先レベルのプロセスとこのプロセスの実行中であ
っても割込みによって実行可能となる第１　（［先レベ
ルのプロセスとに区分される複数プロセス構成のマイク
ロプログラムを備え複数のチャネルを制御するチャネル
制御装置のチャネルコマンド語先取り方式に関する。

〔従来の技術〕

一般に、この種のチャネル制御装置は、配下の各チャネ
ルやチャネルを介してチャネル制御装置内でデータ転送
をつかさどるチャネルデータ部などからの各種処理要求
に基づく一連の手続き、すなわちプロセスで構成される
マイクロプログラムを備え複数のチャネルを制御する。

プロセスはその緊急度に応じて全てに優先順位が付けら
れるが、大別すると第２優先レベルＢとこの第２優先レ
ベルＢより優先度が高く第２優先レベルＢのプロセスを
実行中であっても割込みによって実行可能な第１優先レ
ベルＡとに分けられる。

第１優先レベルＡのプロセスに対応する処理要求として
は、チャネルデータ部からの高速ページ越えおよび高速
チェインデータと、チャネルからノ高速サービスコード
処理要求による高速チェインコマンドの各処理要求とが
ある。

第２優先レベルＢのプロセスに対応する処理要求として
は、チャネルデータ部からの低速ページ越えおよび低速
チェインデータ、チャネルからの低速サービスコード処
理要求による起動、終了報告、非同期報告、データ転送
および低速チェインコマンドならびにメモリアクセス部
からのプロセッサ間通信および構成制御の各処理要求が
ある。

なお、ここに記した高速とは、磁気ディスク装置や磁気
テープ装置等の高速入出力装置とのデータ授受に関する
各処理要求に対応し、低速とはカード読取り装置やライ
ンプリンタ等の低速入出力装置とのデータ授受に関する
各処理要求に対応すると考えてよい。

第１優先レベルＡのプロセスに対応する処理要求は、マ
イクロプログラムが迅速に処理し要求元に対して必要な
情報と指示とを与えないとコマンドオーバーランまたは
データオーバーランが発生してしまう処理要求である。

これら第１優先レベルへのプロセスにおいて、本来のペ
ージ越え、チェインデータおよびチェインコマンドの各
処理終了後にチャネルコマンド語の先取りを必要とする
場合がある。

従来、この種のチャネルコマンド語先取り方式において
は、このような場合、第１優先レベルＡの同一プロセス
で引き続きチャネルコマンド語の先取り処理を行ってい
る。

−ａに、マイクロプログラムはチャネルコマンド語の先
取り処理を短時間で実行することはできない、特に、論
理アドレスで記述されたチャネルプログラムを絶対アド
レスに変換しながら実行するチャネルダット機能を遂行
しながらのチャネルコマンド語の先取り処理は長時間を
費やす。

（発明が解決しようとする問題点〕 上述した従来のチャネルコマンド語先取り方式において
は、第１優先レベルＡのプロセス内で膝当する本来の処
理完了後に引き続き比較的所要時間が長いチャネルコマ
ンド語先取り処理を行っているので、この処理中に他チ
ャネルからの第１優先レベルＡに属する高速ページ越え
、高速チェインデータ、高速チェインコマンドの各処理
要求をマイクロプログラムが受は付けることができず、
磁気ディスク装置や磁気テープ装置等の高速な機械的回
転動作を伴う入出力装置との間でコマンドまたはデータ
の授受タイミングを失することになリ、コマンドオーバ
ーランおよびデータオーバーランの発生確率を非常に高
くするという欠点がある。

本発明の目的は、上述の点に鑑み、チャネルコマンド語
先取り処理実行中であっても他のチャネルからの第１優
先レベルのプロセスに対する処理要求を割込みにより受
は付けて実行可能とするチャネルコマンド語先取り方式
を提供することにある。

〔問題点を解決するための手段〕

本発明のチャネルコマンド先取り方式は、第２優先レベ
ルのプロセスとこのプロセスより高優先順位でありかつ
このプロセスの実行中であっても割込みによって実行可
能な第１優先レベルのプロセスとに区分される複数プロ
セス構成のマイクロプログラムを備え複数のチャネルを
制御するチャネル制御装置におけるチャネルコマンド語
先取り方式において、前記マイクロプログラムに対する
前記チャネルおよび前記チャネル制御装置内の各ハード
ウェア部からの各種処理要求に基づいて該当するプロセ
スを予め定められた優先順位で選択する選択手段と、前
記第２優先レベルに属しこの第２優先レベル内で最優先
順位を持たせたチャネルコマンド語先取りプロセスに対
して処理要求を行う先取り処理要求手段と、前記チャネ
ルコマンド語先取りプロセスの処理完了待ちチャネル番
号群が登録される待ち行列手段と、前記選択手段による
前記第１優先レベルのプロセスの選択を全て禁止するマ
スク手段と、前記第１優先レベルのプロセスにおける当
該処理実行後に前記チャネルコマンド語の先取りを必要
とするときに前記待ち行列手段への対応する前記チャネ
ル番号の登録と前記先取り処理要求手段の設定とを行い
前記チャネルコマンド語の先取りを実行せずに前記第１
優先レベルのプロセスを終了させる設定手段と、前記第
１優先レベルのプロセスが前記選択手段により選択され
たときに前記第１優先レベルのプロセスの対象となるチ
ャネルの番号が前記待ち行列手段に登録されている場合
には前記マスク手段を設定しかつ前記第１優先レベルの
プロセスの実行を保留させる実行保留手段と、前記チャ
ネルコマンド語先取りプロセスが前記選択手段により選
択されたときにこのプロセスが前記チャネルコマンド語
の先取りを実行した後に前記待ち行列手段から対応する
前記チャネル番号の登録を消去する登録消去手段と、こ
の登録消去手段による登録の消去により前記待ち行列手
段に登録されたチャネル番号が全て存在しなくなったと
きに前記先取り要求手段の設定の解除と前記マスク手段
の設定の解除とを行う設定解除手段とを有する。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例のチャネルコマンド先取り方
式が適用されたチャネル制御部内のブロック図である。

マイクロプログラム（ＭＰ）実行部１０は、マイクロプ
ログラムを格納した制御記憶１１、マイクロプログラム
が種々のデータを管理するワークメモリ１２およびマイ
クロプログラムが種々のデータ処理を行う演算器１３な
どから構成されている。このマイクロプログラム実行部
１０に接続されたレジスタ１４は、マイクロプログラム
が現時点で対応しているチャネルの番号を格納するチャ
ネル番号（ＣＨ＃）レジスタである。

優先回路１５は、第１優先レベルＡのプロセスに対する
処理要求線１６に複数の要求があったときに予め定めた
優先順位に従って１つの要求を選択する回路である。処
理要求線１６には、優先順から高速ページ越え、高速チ
ェインデータおよび高速サービスコードの各処理要求線
がある。フリ・ノブフロップ１７はマイクロプログラム
によりセットおよびリセット可能であり、セット状態の
ときに優先回路１５の出力をマスク回路１８において全
て抑止させる。

優先回路１９は、フリップフロップ１１０と処理要求線
１１１とにより行われる第２優先レベルＢのプロセスに
対する処理要求が複数あったときに、予め定めた優先順
位に従って１つの要求を選択する回路である。フリップ
フロップ１１０はマイクロプログラムによりセットおよ
びリセット可能であり、セット状態のときにチャネルコ
マンド語先取りプロセスに対して処理要求を行う。フリ
ツブフロップ１１０による処理要求は、第２優先レベル
Ｂ内では最優先順位を持つ。処理要求線１１１には、優
先順から低速ページ越え、低速チェインデータ、低速サ
ービスコード、プロセッサ間通信および構成制御の各処
理要求線がある。

オア回路１１２は、マスク回路１８の出力で第１優先レ
ベルＡのプロセスに対する処理要求が存在するときに優
先回路１９の出力、すなわち第２優先レベルＢのプロセ
スに対する処理要求をマスク回路１１３で全て抑止させ
る。

マイクロプログラムシーケンス制御部１１４は、マスク
回路１８およびマスク回路１１３の出力とマイクロプロ
グラム実行部１０の出力とによりマイクロプログラムの
シーケンス、すなわち制御記憶１１のアドレスを制御す
る。

第２図はチャネル制御装置とチャネルとの構成図である
。チャネル制御装置２０は、メモリアクセス制御、シス
テム制御などをつかさどるシステムインタフェースユニ
ットにインタフェース２５を介して接続され、周辺制御
装置とインタフェース２８を介して接続されるチャネル
２７とともに入出力動作の制御を行う。チャネル制御部
２１は、制御記憶１１などの第１図に示した各部を含み
、マイクロプログラムによって制御される。チャネルデ
ータ部２２は各チャネル固有の複数のチャネル固有部２
３を含み、マイクロプログラムから各チャネル個別にメ
モリの絶対アドレス、転送バイト数および制御情報を与
えられてインタフェース２５とチャネル２７との間での
データ転送を制御する。チャネルデータ部２２は、高速
および低速のページ越え、チェインデータの各処理要求
をマイクロプログラムに対して行い、マイクロプログラ
ムから必要となる情報と指示とを受ける。メモリアクセ
ス部２４は、チャネル制御部２１とチャネルデータ部２
２との指示を受け、メモリアクセスおよびシステムイン
タフェースユニットとのインタフェース制御を行う。メ
モリアクセス部２４は、プロセッサ間通信および構成制
御の各処理要求をマイクロプログラムに対して行う、チ
ャネル接続部２６は、最大３２台までのチャネルを接続
可能であり、予め定めた優先順位と規則とに従ってチャ
ネル制御部２１およびチャネルデータ部２２と１台のチ
ャネル２７とを時分割で接続する。

チャネル２７はインタフェース２Ｂを介して周辺制御装
置と接続され、マイクロプログラムから各チャネル個別
に転送バイト数と制御情報とを与えられ、インタフェー
ス２８とチャネルデータ部２２との間でのデータ転送を
制御する。チャネル２７は、高速チェインコマンド処理
要求である高速サービスコード処理要求と、起動、終了
報告、非同期報告、データ転送、低速チェインコマンド
などの各処理要求を含む低速サービスコード処理要求と
をマイクロプログラムに対して行い、マイクロプログラ
ムから必要となる情報と指示とを受ける。

第３図はマイクロプログラムシーケンス制御部１１４が
行うプロセス制御による優先レベル別プロセスの状態遷
移を示す図である。第３図を参照すると、第２優先レベ
ルＢのプロセスはマイクロプログラムが何の処理も行っ
ていない状態、すなわちアイドル状態からのみ開始され
るが、第１優先レベルＡのプロセスはアイドル状態から
開始される場合と、第２優先レベルＢのプロセス実行中
状態のときに割込みを行うことによって第２優先レベル
Ｂのプロセスの実行を一時保留して開始される場合とが
ある。第１優先レベルＡのプロセスの実行中においては
、このプロセスが終了しない限りいかなるプロセスも開
始できない。第２優先レベルＢのプロセスの実行中にお
いては、このプロセスが終了しない限りいかなる第２５
先レベルＢのプロセスも開始できないが、前述の通り第
１優先レベルＡのプロセスは割込みを行うことによって
実行中の第２優先レベルＢのプロセスの実行を一時保留
して開始できる。

第４図はマイクロプログラムによってワークメモリ１２
内に作成されチャネルコマンド語先取りプロセスの処理
完了待ちチャネル番号群が登録される待ち行列を示す。

この待ち行列のヘッドを設定するための特定エリアと３
２個のチャネル＃０〜＃３１それぞれに対応するエリア
とがそれぞれ２バイトずつで構成される。この待ち行列
に加えられていないチャネル対応エリアには、００００
．、（なお、添字１６は１６進数を表す。以下同様）が
格納され、この待ち行列に加えられているチャネル対応
エリアには１バイト目にＦＦ＋ａが格納され、２バイト
目に次にリンクされるチャネル番号または最終リンクで
あることを示すＦＦｒｂが格納される。

第４図においては、０２１ｂ、ＯＯ＋−およびＩＥＩ６
の３台のチャネル＃Ｏ，＃２および＃３０が待ち行列に
この順序でリンクされていることがわかる。

第５図はチャネル２７から高速サービスコード処理要求
で高速チェインコマンド処理要求が行われ対応する第１
優先レベルＡの高速チェインコマンド処理プロセスがマ
イクロプログラムシーケンス制御部１１４などにより選
択されて開始したときの処理を示す流れ図である。この
プロセスにおいては、最初にステップ５０１でこのプロ
セスの処理対象となるチャネルがチャネルコマンド語（
ＣＣＷ）先取り待ち行列に登録されているか否かがチェ
ックされ、登録されているならばステップ５０２でフリ
ップフロップ１７をセントしてマスク回路１８により第
１優先レベルＡのプロセスの選択を全て禁止し、次にス
テップ５０３で待ち行列に登録されたチャネル群のチャ
ネルコマンド語の先取りが全て完了し待ち行列が空にな
るまでプロセスの実行を保留するようにする。このよう
なケースは、高速チェインコマンド処理プロセスが開始
したときに完了していなければならない対象チャネルの
チャネルコマンド語の先取りが完了していないケースで
あり、プロセスの処理よりチャネルコマンド語の先取り
を強制的に優先して処理するようにしている。実際には
、このようなケースは、同一チャネルのチェインコマン
ド周期とマイクロプログラムの性能とを考えたときには
ほとんど発生することはないケースである。

ステップ５０１の判定で待ち行列にプロセスの処理対象
となるチャネルが登録されていなければ、ステップ５０
４でこのプロセス本来のチェインコマンド処理を実行し
、この後にステップ５０５で次のチャネルコマンド語の
先取りが必要あるかどうかを判断する。次のチャネルコ
マンド語の先取りが必要であれば、ステップ５０６で待
ち行列に対象チャネルを登録し、ステップ５０７で）リ
ップフロップ１１０をセントしてチャネルコマンド語先
取りプロセスに処理要求を行うように設定しこのプロセ
スの処理を終了する。ステップ５０５で次のチャネルコ
マンド語の先取りが必要なければ、このプロセスの処理
を直ちに終了する。

第６図はフリップフロップ１１０によりチャネルコマン
ド語先取りプロセスへの処理要求が行われ対応するチャ
ネルコマンド語先取りプロセスがマイクロプログラムシ
ーケンス制御部１１４などにより選択されて開始したと
きの処理を示す流れ図である。このチャネルコマンド語
先取りプロセスでは、ステップ６０１でチャネルコマン
ド語先取り待ち行列のヘッドで指定されたチャネル番号
を取り出し、ステップ６０２でワークメモ１月２内で管
理されている対応するチャネルコマンド語アドレスによ
りチャネルコマンド語の先取りを実行し、ステップ６０
３で待ち行列から対象チャネルの登録を消去しリンクを
変更して待ち行列を更新する。この後に、ステップ６０
４で待ち行列が空か否かをチェックし、空であればステ
ップ６０５でフリップフロップ１１０をリセットするこ
とによりチャネルコマンド語先取りプロセスへの処理要
求の設定を解除し、ステップ６０６でフリップフロップ
１７をリセットして第１優先レベルＡのプロセスの選択
を全て禁止するマスク設定を解除して処理を終了する。

ただし、このフリップフロップ１７のリセットは、フリ
ップフロップ１７が以前にセントされている場合にのみ
意味を持つことはいうまでもない。ステップ６０４でチ
ャネルコマンド語先取り待ち行列が空でなければ、直ち
に処理を終了する。

第７図はこのような高速チェインコマンド処理プロセス
とチャネルコマンド語先取りプロセスとの時間的関係を
明示するために、それぞれがチャネルコマンド語先取り
を必要とするチャネル＃０とチャネル＃１とからの各高
速チェインコマンド処理要求を選択して実行する場合を
一例として取り上げ、そのシーケンスを示した図である
。

第７図を参照すると、まずチャネル＃０からの高速チェ
インコマンド処理要求を選択し実行された高速チェイン
コマンド処理プロセスにおいて、本来のチェインコマン
ド処理を実行後に、引き続いて必要となったチャネルコ
マンド語の先取りを第２優先レベルＢのチャネルコマン
ド語先取りプロセスで実行している。そして、このプロ
セスが終了しないうちにチャネル＃１からの高速チェイ
ンコマンド処理要求を割込みによって受は付けて選択し
、高速チェインコマンド処理プロセスを実行している。

チャネル＃１においても本来のチェインコマンド処理を
実行後にチャネルコマンド語の先取りが必要となるが、
中断されているチャネル＃０に対するチャネルコマンド
語の先取りがチャネル＃１に対する高速チェインコマン
ド処ｆｌプロセス終了後にチャネルコマンド語先取りプ
ロセスにより続行され、その後にチャネル＃ｌのチャネ
ルコマンド語の先取りが同プロセスで実行される。

以上の動作の説明は高速チェインコマンド処理プロセス
を例にとって行っているが、他の第１先レベルＡのプロ
セスについても同様であるので、重複を回避するために
それらプロセスでの動作の説明は省略する。

〔発明の効果〕

以上説明したように本発明は、従来は第１優先レベルの
プロセスで該当する本来の処理終了後に引き続き実行し
ていたチャネルコマンド語先取り処理を第２優先レベル
のプロセスであるチャネルコマンド語先取りプロセスで
実行するようにすることにより、チャネルコマンド語先
取り処理実行中であっても他のチャネルからの第１優先
レベルのプロセスに対する処理要求を割込みにより受は
付けて実行可能にし、データオーバーランおよびコマン
ドオーバーランの発生確率を著しく低下させることがで
きるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のチャネルコマンド語先取り
方式を適用したチャネル制御部内のブロック図、 第２図はチャネル制御装置とチャネルとの構成図、 第３図はマイクロプログラムシーケンス制御部が行うプ
ロセス制御による優先レベル別プロセスの状態遷移図、 第４図はマイクロプログラムによってワークメモリ内に
作成されチャネルコマンド語先取りプロセスの処理完了
待ちチャネル番号群が登録されるチャネルコマンド語先
取り待ち行列の一例を示す図、 第５図は高速チェインコマンド処理プロセスの処理を示
す流れ図、 第６図はチャネルコマンド語先取りプロセスの処理を示
す流れ図、 第７図は高速チェインコマンド処理プロセスとチャネル
コマンド語先取りプロセスとがチャネルにより処理要求
された場合のシーケンス図である。 図において、 １０・・・・・マイクロプログラム実行部、１１・・・
・・制御記憶、 １２・・・・・ワークメモリ、 １３・・・・・演算器、 １４・・・・・チャネル番号レジスタ、１５、１９　・
・・優先回路、 １６、Ｉｌｌ・・・処理要求線、 １７．１１０・・・フリップフロップ、１８、１１３・
・・マスク回路、 ２０・・・・・チャネル制御装置、 ２１・・・・・チャネル制御ｎ部、 ２２・・・・・チャネルデータ部、 ２３・・・・・チャネル固有部、 ２４・・・・・メモリアクセス部、 ２５．２８　　・・・インタフェース、２６・・・・・
チャネル接続部、 ２７・・・・・チャネル、 １１２　　・・・・オア回路、 １１４　　・・・・マイクロプログラムシーケンス制御
部である。

Claims (1)

1. 【特許請求の範囲】 第２優先レベルのプロセスとこのプロセスより高優先順
   位でありかつこのプロセスの実行中であっても割込みに
   よって実行可能な第１優先レベルのプロセスとに区分さ
   れる複数プロセス構成のマイクロプログラムを備え複数
   のチャネルを制御するチャネル制御装置におけるチャネ
   ルコマンド語先取り方式において、 前記マイクロプログラムに対する前記チャネルおよび前
   記チャネル制御装置内の各ハードウェア部からの各種処
   理要求に基づいて該当するプロセスを予め定められた優
   先順位で選択する選択手段と、 前記第２優先レベルに属しこの第２優先レベル内で最優
   先順位を持たせたチャネルコマンド語先取りプロセスに
   対して処理要求を行う先取り処理要求手段と、 前記チャネルコマンド語先取りプロセスの処理完了待ち
   チャネル番号群が登録される待ち行列手段と、 前記選択手段による前記第１優先レベルのプロセスの選
   択を全て禁止するマスク手段と、 前記第１優先レベルのプロセスにおける当該処理実行後
   に前記チャネルコマンド語の先取りを必要とするときに
   前記待ち行列手段への対応する前記チャネル番号の登録
   と前記先取り処理要求手段の設定とを行い前記チャネル
   コマンド語の先取りを実行せずに前記第１優先レベルの
   プロセスを終了させる設定手段と、 前記第１優先レベルのプロセスが前記選択手段により選
   択されたときに前記第１優先レベルのプロセスの対象と
   なるチャネルの番号が前記待ち行列手段に登録されてい
   る場合には前記マスク手段を設定しかつ前記第１優先レ
   ベルのプロセスの実行を保留させる実行保留手段と、 前記チャネルコマンド語先取りプロセスが前記選択手段
   により選択されたときにこのプロセスが前記チャネルコ
   マンド語の先取りを実行した後に前記待ち行列手段から
   対応する前記チャネル番号の登録を消去する登録消去手
   段と、 この登録消去手段による登録の消去により前記待ち行列
   手段に登録されたチャネル番号が全て存在しなくなった
   ときに前記先取り要求手段の設定の解除と前記マスク手
   段の設定の解除とを行う設定解除手段と、 を有することを特徴とするチャネルコマンド語先取り方
   式。