JPS59100613A - 特性可変スイツチド・キヤパシタ・フイルタ - Google Patents
特性可変スイツチド・キヤパシタ・フイルタInfo
- Publication number
- JPS59100613A JPS59100613A JP21014682A JP21014682A JPS59100613A JP S59100613 A JPS59100613 A JP S59100613A JP 21014682 A JP21014682 A JP 21014682A JP 21014682 A JP21014682 A JP 21014682A JP S59100613 A JPS59100613 A JP S59100613A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- capacitors
- switch
- charge
- sampling period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はフィルタ特性を任意に変更設定し得るプログラ
マブル・スイッチド・キャパシタ・フィルタに係り、特
に、フィルタ特性の可食種類を多くしても、使用する容
量の数を少なく出来るようにした特性可変スイッチド・
キャパシタ・フィルタに関する。
マブル・スイッチド・キャパシタ・フィルタに係り、特
に、フィルタ特性の可食種類を多くしても、使用する容
量の数を少なく出来るようにした特性可変スイッチド・
キャパシタ・フィルタに関する。
缶）従来技術と問題点
スイッチとキャパシタと演算増巾器とを組合せたスイッ
チド・キャパシタ・フィルタ（以下ＳＣＦと略称する）
は、ＭＯ８ＬＳＩ技術等の発達によｐモノリシック集積
回路化が可能になシ、又フィルタ特性はキャパシタの容
量そのものではなく、容量比で決まシ、温度特性が優れ
ているので、各種の用途に開発が進められている。
チド・キャパシタ・フィルタ（以下ＳＣＦと略称する）
は、ＭＯ８ＬＳＩ技術等の発達によｐモノリシック集積
回路化が可能になシ、又フィルタ特性はキャパシタの容
量そのものではなく、容量比で決まシ、温度特性が優れ
ているので、各種の用途に開発が進められている。
以下、従来の特性可変スイッチド・キャパシタ拳フィル
タを図を用いて説明する。
タを図を用いて説明する。
第１図に従来例の特性可変スイッチド・キャパシタ拳フ
ィルタの回路のブロック図を示す。
ィルタの回路のブロック図を示す。
本例は、特性を決定するキャパシタを希望する可変特性
の種類だけ用意して、切換接続することによシフィルタ
特性を可変とするものである。
の種類だけ用意して、切換接続することによシフィルタ
特性を可変とするものである。
第１図において、ＬＧＩ、ＬＧ２は論理回路、Ｃａ。
ＣｂＵＫ、Ｃ，Ｋ２Ｏ’に構成すルキャパシタ、５Ｗ１
６ 。
６ 。
５Ｗ１７はキャパシタの並列接続数を決めるスイッチで
ある。即ち論理回路ＬＧＩ、ＬＧ２によシスイッｆ ５
Ｗ１６ 、５Ｗ１７ ’（ｒ ｆｔｉ制御シテキャハシ
タｃａ、ｃｂ）並列接続数を決めることによシ、ＫＩＣ
９に４Ｃの値を遠足するものである。
ある。即ち論理回路ＬＧＩ、ＬＧ２によシスイッｆ ５
Ｗ１６ 、５Ｗ１７ ’（ｒ ｆｔｉ制御シテキャハシ
タｃａ、ｃｂ）並列接続数を決めることによシ、ＫＩＣ
９に４Ｃの値を遠足するものである。
このような構成に於いては、キャパシタＣａ、 ＣｂＯ
数だけの種類のフィルタ特性を得ることができるが、東
に多くの種類を得ることが要望される場合、キャパシタ
の数が多くなシ、所要面積が太きくなるので、１チツプ
上に集積化するのが困難となる。
数だけの種類のフィルタ特性を得ることができるが、東
に多くの種類を得ることが要望される場合、キャパシタ
の数が多くなシ、所要面積が太きくなるので、１チツプ
上に集積化するのが困難となる。
そこで、キャパシタＣａ、Ｃｂ をそれぞれ基準容−Ｊ
ｉｌ（７）２ ．２ ．２ 、 ・・・２ のｎ
個のキャパシタとし、それらのキャパシタの並列接続の
組合せを選択することにより、ｎ個のキャパシタで２ｎ
の種類のフィルタ特性が得られるようにすることが提案
されている。しかし、例えば８個のキャパシタを用意し
て２ ＝２５６棟類のフィルタ特性を得るようにした場
合、最小容量のキャパシタは、基準容量Ｃの１ ／ ２
５６の容量としなければならない。
ｉｌ（７）２ ．２ ．２ 、 ・・・２ のｎ
個のキャパシタとし、それらのキャパシタの並列接続の
組合せを選択することにより、ｎ個のキャパシタで２ｎ
の種類のフィルタ特性が得られるようにすることが提案
されている。しかし、例えば８個のキャパシタを用意し
て２ ＝２５６棟類のフィルタ特性を得るようにした場
合、最小容量のキャパシタは、基準容量Ｃの１ ／ ２
５６の容量としなければならない。
即ち基準容量Ｃを３２ｐＦとしたとき、最小容量Ｃ−聞
は０．１２５ｐＦとなシ、このような微小容量のキャパ
シタを精度良くチップ上に製作するのは、実際上非常に
困難である。
は０．１２５ｐＦとなシ、このような微小容量のキャパ
シタを精度良くチップ上に製作するのは、実際上非常に
困難である。
（ｃ） 発明の目的
本発明の目的は上記の欠点に錐み、フィルタ特性の可変
種類を多くしてもキャパシタの個数が少なくてすみ集積
回路化が容易な特性可変スイッチド・キャパシタ・フィ
ルタの提供にある。
種類を多くしてもキャパシタの個数が少なくてすみ集積
回路化が容易な特性可変スイッチド・キャパシタ・フィ
ルタの提供にある。
３−
（ｄ） 発明の構成
本発明は上記の目的を達成するために、入力電圧をサン
プルホールドした入力信号及びそれをサンプリング周期
の整数倍の時間遅らした信号及び出力電圧をサンプリン
グ周期の整数倍の時間遅らした信号毎の夫々の端子と、
演算増巾器の負入力端子間に、夫々れ両端にスイッチを
有する同一容量の入力容量を接続し、該演算増巾器の負
入力端子と出力端子間には蓄積容ｉｃＢ及び両端にスイ
ッチを有する該蓄積容量ＣＢと容量の等しい容量ＣＢ’
及び電荷放電用スイッチを接続し、該演算増巾器の出力
と出力端子間にサンプルホールド回路を設けた構成とし
、各入力容量のスイッチを２進数の係数に従って制御し
、上記夫々れの端子よシの各入力信号の電荷の該蓄積容
−ＪｉＣＢへの転送を選択的に行ない、かつ該蓄積容量
ＣＢに転送されてきた電荷を、サンプリング周期の１／
Ｎの時間毎にハ［定の回数容１ｔＣＢ′の両端のスイッ
チを動作させて漸減し、しかる後該演算増巾器の出力信
号４− 容量ＣＢの電荷を該電荷放電用スイッチにょシ放電させ
、父性たに上記の動作を繰返えすことを特徴とする特性
可変スイッチド・キャパシタ・フィルタ。
プルホールドした入力信号及びそれをサンプリング周期
の整数倍の時間遅らした信号及び出力電圧をサンプリン
グ周期の整数倍の時間遅らした信号毎の夫々の端子と、
演算増巾器の負入力端子間に、夫々れ両端にスイッチを
有する同一容量の入力容量を接続し、該演算増巾器の負
入力端子と出力端子間には蓄積容ｉｃＢ及び両端にスイ
ッチを有する該蓄積容量ＣＢと容量の等しい容量ＣＢ’
及び電荷放電用スイッチを接続し、該演算増巾器の出力
と出力端子間にサンプルホールド回路を設けた構成とし
、各入力容量のスイッチを２進数の係数に従って制御し
、上記夫々れの端子よシの各入力信号の電荷の該蓄積容
−ＪｉＣＢへの転送を選択的に行ない、かつ該蓄積容量
ＣＢに転送されてきた電荷を、サンプリング周期の１／
Ｎの時間毎にハ［定の回数容１ｔＣＢ′の両端のスイッ
チを動作させて漸減し、しかる後該演算増巾器の出力信
号４− 容量ＣＢの電荷を該電荷放電用スイッチにょシ放電させ
、父性たに上記の動作を繰返えすことを特徴とする特性
可変スイッチド・キャパシタ・フィルタ。
（ｅ） 発明の実施例
以下本発明の１実施例につき図に従って説明する０
第２図は本発明に使用されるスイッチド・キャパシタ累
算器の構成を示すブロック図、第３図は第２図の各スイ
ッチのオン、オフの状態を示すタイムチャートで、Ｏｓ
はスイッチＳＷＩ、５Ｗ２１グＣはスイｙｆｓＷ３，１
１ｕスイｙチＳＷ６．ＳＷ７．ｇａｓ。
算器の構成を示すブロック図、第３図は第２図の各スイ
ッチのオン、オフの状態を示すタイムチャートで、Ｏｓ
はスイッチＳＷＩ、５Ｗ２１グＣはスイｙｆｓＷ３，１
１ｕスイｙチＳＷ６．ＳＷ７．ｇａｓ。
Ｊ１１ａ２はそれぞれスイッチＳＷ４．ＳＷ５の制御信
号であ少、Ｉｓ、ｌｃが″′Ｗレベルのとき、スイッチ
ＳＷＩ、ＳＷ２．ＳＷ３は閉じ、また、Ｏａｌ、、ｇＢ
２゜０１ カｊ″′Ｌ”レヘルノトキ、スイｙ ｆ Ｓ
Ｗ ４ 、 ＳＷ５゜ＳＷ６．ＳＷ７はアース側に閉
じる。
号であ少、Ｉｓ、ｌｃが″′Ｗレベルのとき、スイッチ
ＳＷＩ、ＳＷ２．ＳＷ３は閉じ、また、Ｏａｌ、、ｇＢ
２゜０１ カｊ″′Ｌ”レヘルノトキ、スイｙ ｆ Ｓ
Ｗ ４ 、 ＳＷ５゜ＳＷ６．ＳＷ７はアース側に閉
じる。
図中１，４はサンプルホールド回路（以下Ｓ・Ｈと称す
）、２はＯＰ−ＡＭＰ、３は重み係数発ＣＢ’は容量で
、容量ＣＢとＣＢ’の値は等しい。
）、２はＯＰ−ＡＭＰ、３は重み係数発ＣＢ’は容量で
、容量ＣＢとＣＢ’の値は等しい。
第２図において入力電圧は、スイッチＳＷ１が第３図０
８に示すサンプリング周期Ｔでオンした時、Ｓ＠Ｈ１に
てサンプルホールドされ、スイッチＳＷ４．ＳＷ５がＳ
・Ｈ１側、 ＯＰ −ＡＭＰ２側に閉じると、その電荷
が容量ＣＡ全全通て、容量ＣＢに送られ蓄積される。容
量ＣＢに蓄積された電荷は、第３図Ｏ１のＨ”レベルの
時、スイッチＳＷ６．ＳＷ７がＯＰ−ＡＭＰ２の入出力
端子に接続され、容量ＣＢ’によシその都度２分される
。この容量ＣＢ’がＯＰ−ＡＭＰ２の入出力端子に接続
される動作をサンプリング周期Ｔの間に８回線シ返し、
８回目にＯＰ−ＡＭＰ２の出力電圧を、第３図Ｏ８に示
すサンプリング周期Ｔ後のパルスでスイッチＳＷ２’ｅ
閉じ、５ＬＩＨ４にてサンプルホールドする。かかる８
回の動作が終ると、第３図ｙＩｃに示す如くスイッチＳ
Ｗ３’ｉ閉じ、容量ＣＢＩＣ８回累積された電荷をクリ
アし、又初めから同じ動作を繰返す。
８に示すサンプリング周期Ｔでオンした時、Ｓ＠Ｈ１に
てサンプルホールドされ、スイッチＳＷ４．ＳＷ５がＳ
・Ｈ１側、 ＯＰ −ＡＭＰ２側に閉じると、その電荷
が容量ＣＡ全全通て、容量ＣＢに送られ蓄積される。容
量ＣＢに蓄積された電荷は、第３図Ｏ１のＨ”レベルの
時、スイッチＳＷ６．ＳＷ７がＯＰ−ＡＭＰ２の入出力
端子に接続され、容量ＣＢ’によシその都度２分される
。この容量ＣＢ’がＯＰ−ＡＭＰ２の入出力端子に接続
される動作をサンプリング周期Ｔの間に８回線シ返し、
８回目にＯＰ−ＡＭＰ２の出力電圧を、第３図Ｏ８に示
すサンプリング周期Ｔ後のパルスでスイッチＳＷ２’ｅ
閉じ、５ＬＩＨ４にてサンプルホールドする。かかる８
回の動作が終ると、第３図ｙＩｃに示す如くスイッチＳ
Ｗ３’ｉ閉じ、容量ＣＢＩＣ８回累積された電荷をクリ
アし、又初めから同じ動作を繰返す。
尚、スイッチＳＷ６．ＳＷ７が第３図Ｏ１に示す″′Ｈ
″レベルで、容量ＣＢ’が容：ｔＣＢに並列に接続され
た後（第３図０１の′Ｌ”レベル）は、アース側に接続
され、容量ＣＢ’の電荷を放電する。尚、容量ＣＢに第
３図のｌａｌ及びｙＩａ２に示す最初のＢ。
″レベルで、容量ＣＢ’が容：ｔＣＢに並列に接続され
た後（第３図０１の′Ｌ”レベル）は、アース側に接続
され、容量ＣＢ’の電荷を放電する。尚、容量ＣＢに第
３図のｌａｌ及びｙＩａ２に示す最初のＢ。
のタイミングで容ｆＣＡを通して送られた電荷は、上記
の８回の動作後は２進数の２ となり、Ｂ、のタイミン
グで容ｉＣＡ’ｅ通して送られてきた電荷が、２ とな
り、Ｂ８のタイミングで送られてきた電荷は２ となる
。第３図φａ１並びにφａ２が”Ｈ”レベルとなシ、ス
イッチＳＷ４．ＳＷ５が閉じるタイミングは、容量ＣＢ
に蓄積された電荷をどの程度２進数で漸減さすかにょシ
、第３図φａｘ、φａ２に示す如く重み係数発生器３に
ょシ、例えば２−８にしたければＢ、の時を′Ｈ”レベ
ルにする如く制御する。以上の動作による人出方電圧の
関係を式で示すと次の如くなる。
の８回の動作後は２進数の２ となり、Ｂ、のタイミン
グで容ｉＣＡ’ｅ通して送られてきた電荷が、２ とな
り、Ｂ８のタイミングで送られてきた電荷は２ となる
。第３図φａ１並びにφａ２が”Ｈ”レベルとなシ、ス
イッチＳＷ４．ＳＷ５が閉じるタイミングは、容量ＣＢ
に蓄積された電荷をどの程度２進数で漸減さすかにょシ
、第３図φａｘ、φａ２に示す如く重み係数発生器３に
ょシ、例えば２−８にしたければＢ、の時を′Ｈ”レベ
ルにする如く制御する。以上の動作による人出方電圧の
関係を式で示すと次の如くなる。
Ｖｏｕｔ ＣＡ
■、ｎ＝−−１（ｂｌ＠２ ＋ｂ２ｍ２ ＋ｂ３＠
２ 十ｂ４＠２ ＋ｂｓ−２＋ｂ６１１２ ＋ｂ
７＠２ ＋ｂ８・２ ）・・・・・・・・・ （１）
７− 但しｂｌ−ｂｌは重み係数であシタイミングとしては第
３図φｉｌｌ、 φａ２のＢ、〜Ｂ８の″Ｈ″レベル
、″Ｌ″レベルに対応し、１又は０の値である。かかる
事項は基準容量の２ ．２ ．２ ・・・・・・２
の８個の容量を容ｉＣＢとＣＢ’の２個で等価的に実現
し、それらの容量の並列接続の組合せの選択を、重み係
数ｂ１〜ｂ８’ｔ ”１”レベル又はＩＩＯ”レベルと
することで等測的に可能としている。即ち基準容量の２
と２ の２個を並列すると等価にするには重み係数ｂ
ｌとｂｌのみを１”レベルにすればよい。
２ 十ｂ４＠２ ＋ｂｓ−２＋ｂ６１１２ ＋ｂ
７＠２ ＋ｂ８・２ ）・・・・・・・・・ （１）
７− 但しｂｌ−ｂｌは重み係数であシタイミングとしては第
３図φｉｌｌ、 φａ２のＢ、〜Ｂ８の″Ｈ″レベル
、″Ｌ″レベルに対応し、１又は０の値である。かかる
事項は基準容量の２ ．２ ．２ ・・・・・・２
の８個の容量を容ｉＣＢとＣＢ’の２個で等価的に実現
し、それらの容量の並列接続の組合せの選択を、重み係
数ｂ１〜ｂ８’ｔ ”１”レベル又はＩＩＯ”レベルと
することで等測的に可能としている。即ち基準容量の２
と２ の２個を並列すると等価にするには重み係数ｂ
ｌとｂｌのみを１”レベルにすればよい。
第４図は本発明に適用される巡回形フィルタの１例のブ
ロック図である。
ロック図である。
図中５〜８は１サンプリング周期の遅延回路、９〜１３
は重み係数乗算器、１４．１５は加算器を示す。
は重み係数乗算器、１４．１５は加算器を示す。
第４図の巡回形フィルタ又は出力電圧側の遅延回路７？
８、Ｎみ係数乗算器１２，１３、加算器１５のない
非巡回形フィルタは、主としてディジタル信号のフィル
タに用いられる公知のものである。このフィルタの伝達
係数は次の如くである。
８、Ｎみ係数乗算器１２，１３、加算器１５のない
非巡回形フィルタは、主としてディジタル信号のフィル
タに用いられる公知のものである。このフィルタの伝達
係数は次の如くである。
８−
但しＸは入力電圧、Ｙは出力電圧、Ｚ−’ ＝ ｅ ”
”ω＝角周波数、Ｔ−サンプリング周期、ａ”””ｅは
各乗算器９〜１３によシ乗算される重み係数である。本
発明はこの巡回形又は非巡回形フィルタをスイッチド・
キャパシタ累算器を用いて回路規模も大きくなく消費電
力も少さく出来るようにしたものである。
”ω＝角周波数、Ｔ−サンプリング周期、ａ”””ｅは
各乗算器９〜１３によシ乗算される重み係数である。本
発明はこの巡回形又は非巡回形フィルタをスイッチド・
キャパシタ累算器を用いて回路規模も大きくなく消費電
力も少さく出来るようにしたものである。
第５図は本発明の実施例の特性可変スイッチドｅキャパ
シタ・フィルタの構成を示すブロック図である。
シタ・フィルタの構成を示すブロック図である。
図中第２図と同一機能のものは同一記号で示す。
５′〜７’Ｊは１サンプリング周期の遅延回路、１６は
重み係数発生器、５Ｗ４−１，５Ｗ４−６．ＳＷ５’は
スイッチで、５Ｗ４−１〜５Ｗ４−６は第２図のスイッ
チＳＷ４と同じタイミングで同じ動作をするもので各ス
イッチは１み係数発生器１６にて制御される。スイッチ
ＳＷ５’のアース側に接続された場合は、第３図のφｌ
に示す″Ｈ″レベルのタイミングでオンとなり、ＯＰ−
ＡＭＰ２側圧接続された場合は第３図のφ１に示す′Ｌ
”レベルのタイミングでオンとなる。ＣＡ−１〜ＣＡ−
５は同じ値の容量で第２図の容量ＣＡに相当する。
重み係数発生器、５Ｗ４−１，５Ｗ４−６．ＳＷ５’は
スイッチで、５Ｗ４−１〜５Ｗ４−６は第２図のスイッ
チＳＷ４と同じタイミングで同じ動作をするもので各ス
イッチは１み係数発生器１６にて制御される。スイッチ
ＳＷ５’のアース側に接続された場合は、第３図のφｌ
に示す″Ｈ″レベルのタイミングでオンとなり、ＯＰ−
ＡＭＰ２側圧接続された場合は第３図のφ１に示す′Ｌ
”レベルのタイミングでオンとなる。ＣＡ−１〜ＣＡ−
５は同じ値の容量で第２図の容量ＣＡに相当する。
第５図の回路は第２図の累算器の回路を第４図の巡回形
フィルタの回路に適用したものであシ、各スイッチは第
２図の累算器の場合と同じ動作をする。Ｓ −Ｈｌにサ
ンプルホールドされた電圧及びこの電圧を遅延回路５′
、６′で各々１サンプリング周期遅延された信号及び演
算中に１サンプリング周期遅延された出力電圧及びさら
に遅延回路７′で１サンプリング周期遅延された信号は
、重み係数発生器１６より前に説明した（２）式の重み
係数ａ〜ｅに相当する１よう前記説明の（１）式の重み
係数ｂ１〜ｂ８を１又０にし、容ｆｔｃＡ−１〜ＣＡ−
５を通る電荷を制御する０又この容量ＣＡ−１〜ＣＡ−
５を通過する電荷は同時に容ｉｃＢに転送され加算され
る。従って第５図の回路は第４図の回路と等価となる。
フィルタの回路に適用したものであシ、各スイッチは第
２図の累算器の場合と同じ動作をする。Ｓ −Ｈｌにサ
ンプルホールドされた電圧及びこの電圧を遅延回路５′
、６′で各々１サンプリング周期遅延された信号及び演
算中に１サンプリング周期遅延された出力電圧及びさら
に遅延回路７′で１サンプリング周期遅延された信号は
、重み係数発生器１６より前に説明した（２）式の重み
係数ａ〜ｅに相当する１よう前記説明の（１）式の重み
係数ｂ１〜ｂ８を１又０にし、容ｆｔｃＡ−１〜ＣＡ−
５を通る電荷を制御する０又この容量ＣＡ−１〜ＣＡ−
５を通過する電荷は同時に容ｉｃＢに転送され加算され
る。従って第５図の回路は第４図の回路と等価となる。
よって特性可変スイッチド拳キャパシターフィルタが実
現出来る。尚この重み係数ａ〜ｅに相当する重み係数は
重み係数発生器１６によ勺外部よシ任意に与えることが
出来る。又遅延回路７′関連の回路を除けば非巡回形フ
ィルタとなる。第５図の回路は特性可変する場合キャパ
シタの個数が少くてすみ又８′にの値も＆ＪｉＣＡと容
量ＣＢの値に注目すればよいので集積回路化が容易なも
のとすることが出来る。
現出来る。尚この重み係数ａ〜ｅに相当する重み係数は
重み係数発生器１６によ勺外部よシ任意に与えることが
出来る。又遅延回路７′関連の回路を除けば非巡回形フ
ィルタとなる。第５図の回路は特性可変する場合キャパ
シタの個数が少くてすみ又８′にの値も＆ＪｉＣＡと容
量ＣＢの値に注目すればよいので集積回路化が容易なも
のとすることが出来る。
（ｆ） 発明の効果
以上詳細に説明せる如く本発明によれば、使用する容量
の個数も少なくよく又使用する容量の比も少さくてよい
ので集積化が容易となり、又容量の値全スイッチ等のス
トレイ容量が誤差とならない値に出来、特性の優れた特
性可変スイッチド・キャパシティ・フィルタが実現出来
る効果がある。
の個数も少なくよく又使用する容量の比も少さくてよい
ので集積化が容易となり、又容量の値全スイッチ等のス
トレイ容量が誤差とならない値に出来、特性の優れた特
性可変スイッチド・キャパシティ・フィルタが実現出来
る効果がある。
第１図は従来例の特性可変スイッチド・キャパシタ・フ
ィルタの構成を示すブロック図、第２図は本発明に使用
するスイッチド・キャパシタ・累算器の構成を示すブロ
ック図、第３図は第２図の各スイッチのオンオフのタイ
ムチャート、第４図１１− は巡回形フィルタのブロック図、第５図は本発明の実施
例の特性可変スイッチドφキャパシタ・フィルタの構成
を示すブロック図である。 図中１，４はサンプルホールド回路、３．１６は重み係
数発生回路、２． ＯＰＩ、０Ｐ２Ｆｉ演算増巾器、５
〜８，５′〜７′は遅延回路、９〜１３は重み係数乗算
器、１４．１５Ｈ加算器、Ｋ、０％に、Ｃ。 Ｃ、Ｃａ、 Ｃｂ、 ＣＡ、 ＣＢ、 ＣＢ’、 ＣＡ
−１〜ＣＡ−５は容量。 ＳＷＩ 〜ＳＷ７．ＳＷ５’、５Ｗ４−１〜５Ｗ４−５
，５Ｗ１１〜５Ｗ１６はスイッチ、ＬＧＩ、ＬＧ２は論
理回路を示す。 １２−
ィルタの構成を示すブロック図、第２図は本発明に使用
するスイッチド・キャパシタ・累算器の構成を示すブロ
ック図、第３図は第２図の各スイッチのオンオフのタイ
ムチャート、第４図１１− は巡回形フィルタのブロック図、第５図は本発明の実施
例の特性可変スイッチドφキャパシタ・フィルタの構成
を示すブロック図である。 図中１，４はサンプルホールド回路、３．１６は重み係
数発生回路、２． ＯＰＩ、０Ｐ２Ｆｉ演算増巾器、５
〜８，５′〜７′は遅延回路、９〜１３は重み係数乗算
器、１４．１５Ｈ加算器、Ｋ、０％に、Ｃ。 Ｃ、Ｃａ、 Ｃｂ、 ＣＡ、 ＣＢ、 ＣＢ’、 ＣＡ
−１〜ＣＡ−５は容量。 ＳＷＩ 〜ＳＷ７．ＳＷ５’、５Ｗ４−１〜５Ｗ４−５
，５Ｗ１１〜５Ｗ１６はスイッチ、ＬＧＩ、ＬＧ２は論
理回路を示す。 １２−
Claims (1)
- 入力電圧をサンプルホールドした入力信号及びそれをサ
ンプリング周期の整数倍の時間遅らした信号及び出力電
圧をサンプリング周期の整数倍の時間遅らした信号毎の
夫々の端子と、演算増巾器の負入力端子間に、夫々れ両
端にスイッチを有する同一容量の入力容量を接続し、該
演算増巾器の負入力端子と出力端子間には蓄積容量ＣＢ
及び両端にスイッチを有する該蓄積容ｎ−ＣＢと容量の
等しい容ｉｃＢ’及び電荷放電用スイッチを接続し、該
演算増巾器の出力と出力端子間にサンプルホールド回路
を設けた構成とし、各人力容蓋のスイッチを２進数の係
数に従って制御し、上記夫々れの端子よりの各入力信号
の電荷の該蓄積容量ＣＢへの転送を選択的に行ない、か
つ該蓄積容１１ｃＢに転送されてきた電荷を、サンプリ
ング周期の１／Ｎの時間毎に所定の回数容量ＣＢ’の両
端のスイッチを動作させて漸減し、しかる後該演算増巾
器の出力信号をサンプルホールドして出力電圧とした後
肢蓄積容量ＣＢの電荷を該電荷放電用スイッチによシ放
電させ、又新たに上記の動作を繰返えすことを特徴とす
る特性可変スイッチド・キャパシタ・フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21014682A JPS59100613A (ja) | 1982-11-30 | 1982-11-30 | 特性可変スイツチド・キヤパシタ・フイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21014682A JPS59100613A (ja) | 1982-11-30 | 1982-11-30 | 特性可変スイツチド・キヤパシタ・フイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59100613A true JPS59100613A (ja) | 1984-06-09 |
Family
ID=16584527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21014682A Pending JPS59100613A (ja) | 1982-11-30 | 1982-11-30 | 特性可変スイツチド・キヤパシタ・フイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59100613A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006113592A1 (en) * | 2005-04-15 | 2006-10-26 | Microtune (Texas), L.P. | An integrated channel filter using multiple resonant filters and method of operation |
| US7884886B2 (en) | 2003-10-27 | 2011-02-08 | Zoran Corporation | Integrated channel filter and method of operation |
-
1982
- 1982-11-30 JP JP21014682A patent/JPS59100613A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7884886B2 (en) | 2003-10-27 | 2011-02-08 | Zoran Corporation | Integrated channel filter and method of operation |
| US8704615B2 (en) | 2003-10-27 | 2014-04-22 | CSR Technology, Inc. | Integrated channel filter and method of operation |
| WO2006113592A1 (en) * | 2005-04-15 | 2006-10-26 | Microtune (Texas), L.P. | An integrated channel filter using multiple resonant filters and method of operation |
| US7304533B2 (en) * | 2005-04-15 | 2007-12-04 | Microtune (Texas), L.P. | Integrated channel filter using multiple resonant filters and method of operation |
| US7852146B2 (en) | 2005-04-15 | 2010-12-14 | Microtune (Texas), L.P. | Integrated channel filter using multiple resonant filters and method of operation |
| EP1869761A4 (en) * | 2005-04-15 | 2011-07-20 | Zoran Corp | INTEGRATED CHANNEL FILTER WITH SEVERAL RESONANCE FILTERS AND OPERATING METHOD THEREFOR |
| US8143942B2 (en) | 2005-04-15 | 2012-03-27 | Csr Technology Inc. | Integrated channel filter using multiple resonant filters and method of operation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007299B1 (ko) | 반도체 집적회로 | |
| US5608345A (en) | Programmable switched capacitor circuit | |
| JPS6336580B2 (ja) | ||
| US4644304A (en) | Switched-capacitor pseudo-n-path filter | |
| US4338571A (en) | Low sensitivity switched-capacitor ladder filter using monolithic MOS chip | |
| JP2554056B2 (ja) | デジタル−アナログ変換器 | |
| JPH088465B2 (ja) | スイッチトキャパシタ回路 | |
| JPS59100613A (ja) | 特性可変スイツチド・キヤパシタ・フイルタ | |
| Szentirmai et al. | Switched-capacitor building blocks | |
| US4354250A (en) | Switched-capacitor source resistor simulation circuit | |
| US4331944A (en) | Switched-capacitor resistor simulation circuits | |
| CA1162996A (en) | Switched-capacitor floating-inductor simulation circuit | |
| JPS63299406A (ja) | スイッチト・キャパシタ・フィルタ | |
| JP2003143008A (ja) | Ｄａ変換器 | |
| Herbst et al. | VIS-SC-filters with reduced influences of parasitic capacitances | |
| JPS6138884B2 (ja) | ||
| Rathore et al. | A systematic approach to the design of stray‐insensitive sc circuits from active‐RL or RLC prototypes | |
| JP2562716B2 (ja) | Ａ／ｄ変換器 | |
| JPS6342884B2 (ja) | ||
| JPH0117291B2 (ja) | ||
| JPS5883423A (ja) | スイツチド・キヤパシタ回路 | |
| JPS59107622A (ja) | 可変アクテイブフイルタ | |
| CN119126556A (zh) | 一种校准片上rc时间常数的电路及方法 | |
| JPS6243563B2 (ja) | ||
| JPS6148222A (ja) | スイツチト・キヤパシタ・フイルタ |