JPS63299406A - スイッチト・キャパシタ・フィルタ - Google Patents
スイッチト・キャパシタ・フィルタInfo
- Publication number
- JPS63299406A JPS63299406A JP13171587A JP13171587A JPS63299406A JP S63299406 A JPS63299406 A JP S63299406A JP 13171587 A JP13171587 A JP 13171587A JP 13171587 A JP13171587 A JP 13171587A JP S63299406 A JPS63299406 A JP S63299406A
- Authority
- JP
- Japan
- Prior art keywords
- switched capacitor
- capacitor
- frequency
- input terminal
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 91
- 238000005070 sampling Methods 0.000 abstract description 7
- 238000013459 approach Methods 0.000 abstract description 3
- 102220008426 rs394105 Human genes 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 102220032786 rs367543174 Human genes 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、スイッチト・キャパシタ・フィルタに関する
ものであり、更に詳細には、ＬＳＩ に実装する際に回
路規模を縮小することのてぎるスイッチト・キャパシタ
・フィルタに関するものである。
ものであり、更に詳細には、ＬＳＩ に実装する際に回
路規模を縮小することのてぎるスイッチト・キャパシタ
・フィルタに関するものである。
［従来の技術］
スイッチト・キャパシタ・フィルタは、信号周波数より
十分高い周波数でアナログスイッチを開閉してキャパシ
タの充放電を行うことで等価的抵抗を形成するスイッチ
ト・キャパシタ回路を演算増幅器の一方の入力端子に供
給し、同他方の入力端子を共通電位に接続し、その演算
増幅器の一方の入力端子と出力端子との間にキャパシタ
を接続して構成したスイッチト・キャパシタ積分器を基
本単位として、所望の周波数特性を実現するものである
。
十分高い周波数でアナログスイッチを開閉してキャパシ
タの充放電を行うことで等価的抵抗を形成するスイッチ
ト・キャパシタ回路を演算増幅器の一方の入力端子に供
給し、同他方の入力端子を共通電位に接続し、その演算
増幅器の一方の入力端子と出力端子との間にキャパシタ
を接続して構成したスイッチト・キャパシタ積分器を基
本単位として、所望の周波数特性を実現するものである
。
かかるスイッヂト・キャパシタ・フィルタに用いられる
キャパシタの比は、フィルタの遮断周波数Ｆｃとフィル
タの標本化周波数Ｆｓとの比に依存することが知られて
いる。すなわち、Ｆｓが高くなればなる程またはＦｃか
低くなれはなる程、容量比は大きくなり、その結果、デ
バイス面積が増大したり、演算増幅器の能力を向上させ
る必要がある。
キャパシタの比は、フィルタの遮断周波数Ｆｃとフィル
タの標本化周波数Ｆｓとの比に依存することが知られて
いる。すなわち、Ｆｓが高くなればなる程またはＦｃか
低くなれはなる程、容量比は大きくなり、その結果、デ
バイス面積が増大したり、演算増幅器の能力を向上させ
る必要がある。
そこで、スイッヂト・キャパシタ・フィルタの設計にお
いては、かかる容量比を低く抑えることが必要である。
いては、かかる容量比を低く抑えることが必要である。
しかしながら、高い遮断周波数Ｆ、と低い遮断周波数Ｆ
、を有するフィルタ系、例えば帯域通過フィルタ、ある
いは特定の周波数の電源雑音の折り返しを避けるために
標本化周波数を高く設定せざるを得ない場合などのよう
に、容量比を低く抑えることかできない場合もある。
、を有するフィルタ系、例えば帯域通過フィルタ、ある
いは特定の周波数の電源雑音の折り返しを避けるために
標本化周波数を高く設定せざるを得ない場合などのよう
に、容量比を低く抑えることかできない場合もある。
従来、このような容量比の増大という問題を解決するた
めの一つの方法として、ＩＥＥＥ Ｊｏｕｒｎａｌｏｆ
５ｏｌｉｄ ５ｔａｔｅ Ｃｌｒｃｕｉｔｓ誌１９８
２年Ｖｏｌ。
めの一つの方法として、ＩＥＥＥ Ｊｏｕｒｎａｌｏｆ
５ｏｌｉｄ ５ｔａｔｅ Ｃｌｒｃｕｉｔｓ誌１９８
２年Ｖｏｌ。
ＳＣ−１７ｐＳＣ−１７ｐａ 〜Ｙ、Ｋｕｒａｉｓｈｉ
氏らの論文に記載の方法かある。
氏らの論文に記載の方法かある。
この方法を第５図を用いて説明する。第５図において、
肩は演算増幅器、ＣＩ、Ｃ２はキャパシタ、５１〜Ｓ４
は交互に生起するクロック位相φ１またはφ２て動作す
るアナログスイッチである。旧およびＲ２は抵抗てあり
、これら抵抗旧とＲ２により分圧型の減衰器を構成する
。Ｖ、は入力端子てあり、ｖ２は出力端子である。スイ
ッチ５ｌ−５４とキャパシタＣ１とによりスイッチト・
キャパシタ回路を構成し、そのスイッチト・キャパシタ
回路とキャパシタＣ２と演算増幅器へ１とによりスイッ
チト・キャパシタ積分器を構成する。
肩は演算増幅器、ＣＩ、Ｃ２はキャパシタ、５１〜Ｓ４
は交互に生起するクロック位相φ１またはφ２て動作す
るアナログスイッチである。旧およびＲ２は抵抗てあり
、これら抵抗旧とＲ２により分圧型の減衰器を構成する
。Ｖ、は入力端子てあり、ｖ２は出力端子である。スイ
ッチ５ｌ−５４とキャパシタＣ１とによりスイッチト・
キャパシタ回路を構成し、そのスイッチト・キャパシタ
回路とキャパシタＣ２と演算増幅器へ１とによりスイッ
チト・キャパシタ積分器を構成する。
Ｒｓはレイアウト上半しる不所望の寄生抵抗である。こ
こて、容ＪｉＧ１とＣ２の容量比は、抵抗Ｒ１とＲ２か
存在しないとしたときのキャパシタｃ１およびＣ２の各
容量値ＣＩ’ およびＣ２’ の容量比と次の関係か成
り立つ。
こて、容ＪｉＧ１とＣ２の容量比は、抵抗Ｒ１とＲ２か
存在しないとしたときのキャパシタｃ１およびＣ２の各
容量値ＣＩ’ およびＣ２’ の容量比と次の関係か成
り立つ。
すなわち、抵抗旧とＲ２の存在によっ゛て入力端子かＲ
２／（旧＋１１２）倍になったので、入力端子の実質的
な低下を補償するため、キャパシタｃ１の値ＣＩ’ を
（旧＋Ｒ２）／Ｒ２倍たけ大きくしたのである。その結
果として、容量比が１に近つくのである。
２／（旧＋１１２）倍になったので、入力端子の実質的
な低下を補償するため、キャパシタｃ１の値ＣＩ’ を
（旧＋Ｒ２）／Ｒ２倍たけ大きくしたのである。その結
果として、容量比が１に近つくのである。
［発明か解決しようとする問題点］
しかしながら、第５図の回路においては、入力端子端子
ｖ１から共通接地端子に至るまでの経路上にレイアウト
上避けることのできない寄生抵抗Ｒｓか存在し、これに
よって誤差か生ずる。さらにまた、標本化周波数が高く
なると、この寄生抵抗Ｒｓの存在によってキャパシタに
対する充放電の時間が長くなるという問題がある。
ｖ１から共通接地端子に至るまでの経路上にレイアウト
上避けることのできない寄生抵抗Ｒｓか存在し、これに
よって誤差か生ずる。さらにまた、標本化周波数が高く
なると、この寄生抵抗Ｒｓの存在によってキャパシタに
対する充放電の時間が長くなるという問題がある。
そこで、本発明の目的は、スイッチト・キャパシタ・フ
ィルタにおけるキャパシタの容量比を小さくし、かつレ
イアウト上半する寄生抵抗や充放電時定数によるフィル
タの誤差を低減したスイッチト・キャパシタ・フィルり
をｔ是イ共することにある。
ィルタにおけるキャパシタの容量比を小さくし、かつレ
イアウト上半する寄生抵抗や充放電時定数によるフィル
タの誤差を低減したスイッチト・キャパシタ・フィルり
をｔ是イ共することにある。
［問題点を解決するための手段］
上述した目的を達成するために、本発明のスイッチト・
キャパシタ・フィルタは、演算増幅器の出力端子と一方
の入力端子とをキャパシタを介して接続し、信号入力端
子に供給される信号を、当該信号の周波数より高い周波
数で開閉されるアナログスイッチにより充放電のなされ
るキャパシタを有するスイッチト・キャパシタ回路を介
して一方の入力端子に供給し、他方の入力端子には予め
定めた電位な供給して構成したスイッチト・キャパシタ
積分器を有するスイッヂト・キャパシタ・フィルタにお
いて、周波数て開閉されるアナログスイッチにより充放
電のなされるキャパシタを有するスイッチト・キャパシ
タ回路および演算増幅器により構成した減衰器を、信号
入力端子とスイッチト・キャパシタ積分器との間に配置
したことを特徴とする。
キャパシタ・フィルタは、演算増幅器の出力端子と一方
の入力端子とをキャパシタを介して接続し、信号入力端
子に供給される信号を、当該信号の周波数より高い周波
数で開閉されるアナログスイッチにより充放電のなされ
るキャパシタを有するスイッチト・キャパシタ回路を介
して一方の入力端子に供給し、他方の入力端子には予め
定めた電位な供給して構成したスイッチト・キャパシタ
積分器を有するスイッヂト・キャパシタ・フィルタにお
いて、周波数て開閉されるアナログスイッチにより充放
電のなされるキャパシタを有するスイッチト・キャパシ
タ回路および演算増幅器により構成した減衰器を、信号
入力端子とスイッチト・キャパシタ積分器との間に配置
したことを特徴とする。
［作 用コ
上記構成によれば、ある容量比の高いフィルタ部は、ス
イッチト・キャパシタ回路と演算増幅器とで構成した減
衰器により、入力端子は１／ａ倍（ａ＞１１になる。こ
のため、かかる減衰器なしのときと同しフィルタ特性を
実現するためには、フィルタ部の入力容量値をａ倍にす
ることになる。オなわち、人力容量と帰還容量との比は
小さくなり、その結果として、容量比は小さくなる。従
って、本発明によれば、高い標本化周波数を用いた場合
であっても、低い遮断周波数のフィルタを容易に構成で
きる。
イッチト・キャパシタ回路と演算増幅器とで構成した減
衰器により、入力端子は１／ａ倍（ａ＞１１になる。こ
のため、かかる減衰器なしのときと同しフィルタ特性を
実現するためには、フィルタ部の入力容量値をａ倍にす
ることになる。オなわち、人力容量と帰還容量との比は
小さくなり、その結果として、容量比は小さくなる。従
って、本発明によれば、高い標本化周波数を用いた場合
であっても、低い遮断周波数のフィルタを容易に構成で
きる。
［実施例］
以下図面を参照して本発明の詳細な説明する。
本発明のスイッチ１〜・キャパシタ・フィルタを説明す
るために、そのスイッチト・キャパシタ・フィルタの構
成単位であるスイッチト・キャパシタ積分器の一実施例
を第１図に示す。なお、比較のために従来のスイッヂト
・キャパシタ積分器の例を第２図に示す。
るために、そのスイッチト・キャパシタ・フィルタの構
成単位であるスイッチト・キャパシタ積分器の一実施例
を第１図に示す。なお、比較のために従来のスイッヂト
・キャパシタ積分器の例を第２図に示す。
第１図および第２図において、Ａｌ１−Ａ１３は演算増
幅器、Ｃ１１−Ｃ１７はキャパシタ、Ｓｌｌ〜Ｓ２０゜
Ｓ６１〜５６４は交互に切り換わって生起するクロック
位相φ１またはφ２で動作するアナログスイッチである
。Ｖｌ＋は入力端子、ＶＩ３は出力端子である。ここで
、クロック位相φ１．φ２は入力端子Ｖｌ＋ に供給さ
れる信号の周波数より十分に高い周波数で切り換わるも
のとする。
幅器、Ｃ１１−Ｃ１７はキャパシタ、Ｓｌｌ〜Ｓ２０゜
Ｓ６１〜５６４は交互に切り換わって生起するクロック
位相φ１またはφ２で動作するアナログスイッチである
。Ｖｌ＋は入力端子、ＶＩ３は出力端子である。ここで
、クロック位相φ１．φ２は入力端子Ｖｌ＋ に供給さ
れる信号の周波数より十分に高い周波数で切り換わるも
のとする。
ここて、アナログスイッチ５１１〜５１４ とキャパシ
タに１１ 、アナログスイッチ５１７〜５２０とキャパ
シタＣ１４、およびアナログスイッチ５６１−５６４と
キャパシタＣ１５は、それぞれ、スイッヂト・キャパシ
タ回路を構成する。
タに１１ 、アナログスイッチ５１７〜５２０とキャパ
シタＣ１４、およびアナログスイッチ５６１−５６４と
キャパシタＣ１５は、それぞれ、スイッヂト・キャパシ
タ回路を構成する。
第１図において、スイッチ５１１−５１４ とキャパシ
タＣＩ＋ によるスイッチト・キャパシタ回路と、スイ
ッチＳ１５，５１６およびキャパシタＣＩ２．Ｃ１３に
よるスイッチト・キャパシタ回路と、演算増幅器Ａｌｌ
とにより一次低域通過フィルタＬＰＦを構成する。
タＣＩ＋ によるスイッチト・キャパシタ回路と、スイ
ッチＳ１５，５１６およびキャパシタＣＩ２．Ｃ１３に
よるスイッチト・キャパシタ回路と、演算増幅器Ａｌｌ
とにより一次低域通過フィルタＬＰＦを構成する。
第１図において、スイッチ５１７〜５２０とキャパシタ
Ｃ１４によるスイッチト・キャパシタ回路と演算増幅器
へ１２とキャパシタＣ１５とは、第２図に示したスイッ
チ５６１〜５ｌｉ４ とキャパシタＣ１６によるスイッ
チト・キャパシタ回路と演算増幅器ＡＩ３とキャパシタ
Ｃ１６とによる従来のスイッチト・キャパシタ積分器と
同様の構成である。
Ｃ１４によるスイッチト・キャパシタ回路と演算増幅器
へ１２とキャパシタＣ１５とは、第２図に示したスイッ
チ５６１〜５ｌｉ４ とキャパシタＣ１６によるスイッ
チト・キャパシタ回路と演算増幅器ＡＩ３とキャパシタ
Ｃ１６とによる従来のスイッチト・キャパシタ積分器と
同様の構成である。
すなわち、本発明による第１図のスイッチト・キャパシ
タ積分器は、演算増幅器Ａｌｌ 、キャパシタＣ１１〜
Ｃ］３およびアナログスイッチＳｌｌ〜５１６からなる
一次低域通過フィルタＬＰＦと第２図に示す従来の積分
器と同様の部分とから構成されている。
タ積分器は、演算増幅器Ａｌｌ 、キャパシタＣ１１〜
Ｃ］３およびアナログスイッチＳｌｌ〜５１６からなる
一次低域通過フィルタＬＰＦと第２図に示す従来の積分
器と同様の部分とから構成されている。
第１図において用いられている一次低域通過フィルタＬ
ＰＦの遮断周波数か必要としている信号周波数帯に比較
して十分高く、かつその通過域利得が１／ａ （ａ＞
１）とすると、この−次低域通過フィルタＬＰＦは減衰
器として動作する。従って、−次低域通過フィルタＬＰ
Ｆの出力電圧Ｖ１２は次式で与えられる。
ＰＦの遮断周波数か必要としている信号周波数帯に比較
して十分高く、かつその通過域利得が１／ａ （ａ＞
１）とすると、この−次低域通過フィルタＬＰＦは減衰
器として動作する。従って、−次低域通過フィルタＬＰ
Ｆの出力電圧Ｖ１２は次式で与えられる。
Ｖ１２ ＝ Ｖｚ （２）なお、
この出力電圧ＶＩ２はクロック位相φ１゜φ２のいずれ
においても有効である。
この出力電圧ＶＩ２はクロック位相φ１゜φ２のいずれ
においても有効である。
第１図の積分器の特性と第２図の積分器の特性を同しに
するには、キャパシタＣＩ４〜Ｃ１７は次の関係式を満
足すればよい。
するには、キャパシタＣＩ４〜Ｃ１７は次の関係式を満
足すればよい。
その理由は、（２）式て示ずように、第１図におりるス
イッチ５１７への入力端子、すなわち−次低域通過フィ
ルタＬＰＦの出力電圧Ｖ１２は第２図の積分器の入力端
子Ｖｌｌのａ分の１になっているからである。すなわち
、−次低域通過フィルタ１、ＰＦにより構成した減衰器
の存在によって、帰還容量Ｃ１５と人力容ｆｆ（ＣＩ
４ との比はａ倍たけ１に近つくことになる。一般に、
標本化周波数Ｆ５と遮断周波数Ｆｃとの比Ｆｃ／Ｆｓは
帰還容量ＣＩ５と人力容量ＣＩ４との比ｃｕ／ｃｐ５の
比に比例するので、Ｆｃ＜ Ｆｓとすると、Ｃ１４（Ｃ
１５となる。
イッチ５１７への入力端子、すなわち−次低域通過フィ
ルタＬＰＦの出力電圧Ｖ１２は第２図の積分器の入力端
子Ｖｌｌのａ分の１になっているからである。すなわち
、−次低域通過フィルタ１、ＰＦにより構成した減衰器
の存在によって、帰還容量Ｃ１５と人力容ｆｆ（ＣＩ
４ との比はａ倍たけ１に近つくことになる。一般に、
標本化周波数Ｆ５と遮断周波数Ｆｃとの比Ｆｃ／Ｆｓは
帰還容量ＣＩ５と人力容量ＣＩ４との比ｃｕ／ｃｐ５の
比に比例するので、Ｆｃ＜ Ｆｓとすると、Ｃ１４（Ｃ
１５となる。
木発明のスイッチト・キャパシタ・フィルタを構成する
スイッチト・キャパシタ積分器の他の実施例を第３図に
示す。第３図において、Ａ２１．八２２は演算増幅器、
Ｃ２１〜Ｃ２４はキャパシタ、５２１〜５２８はクロッ
ク位相φ１．またはφ２で動作するアナログスイッチで
ある。Ｖ２１は入力端子、Ｖ２３は出力端子である。
スイッチト・キャパシタ積分器の他の実施例を第３図に
示す。第３図において、Ａ２１．八２２は演算増幅器、
Ｃ２１〜Ｃ２４はキャパシタ、５２１〜５２８はクロッ
ク位相φ１．またはφ２で動作するアナログスイッチで
ある。Ｖ２１は入力端子、Ｖ２３は出力端子である。
ここて、第３図の積分器は、演・算増幅器Ａ２１と、キ
ャパシタＣ２１、Ｃ２２およびアナログスイッチ５２１
−５２５で構成したスイッチ１〜・キャパシタ回路とか
らなる掛算器の形態の減衰器ＡＴＴと、演算増幅器Ａ２
２．キャパシタＣ２３，Ｃ２４、アナログスイッチ５２
６〜５２９から構成され、第２図に示した積分器と同様
の部分とから構成されている。
ャパシタＣ２１、Ｃ２２およびアナログスイッチ５２１
−５２５で構成したスイッチ１〜・キャパシタ回路とか
らなる掛算器の形態の減衰器ＡＴＴと、演算増幅器Ａ２
２．キャパシタＣ２３，Ｃ２４、アナログスイッチ５２
６〜５２９から構成され、第２図に示した積分器と同様
の部分とから構成されている。
この減衰器ＡＴＴは、掛算定数かＣ２１／Ｃ２２てあり
、第１図で説明した減衰器ＬＰＦと同し働きをするもの
であり、同様にして容量比Ｃ２３／Ｃ２４を低減できる
。ここで、第３図におりる減衰器ＡＴＴは、クロック周
期開ては、演算増幅器Ａ２１の入出力端子かスイッチ５
２′］により短絡されるので、その出力は共通電位、す
なわち、無出力としているため、次段の人力容量Ｃ２３
のクロック周期に合わせる必要があるとともに、スルー
レート（Ｓｌｅｗｒａｔｅ）の大きな演算増幅器を使用
する必要かある。
、第１図で説明した減衰器ＬＰＦと同し働きをするもの
であり、同様にして容量比Ｃ２３／Ｃ２４を低減できる
。ここで、第３図におりる減衰器ＡＴＴは、クロック周
期開ては、演算増幅器Ａ２１の入出力端子かスイッチ５
２′］により短絡されるので、その出力は共通電位、す
なわち、無出力としているため、次段の人力容量Ｃ２３
のクロック周期に合わせる必要があるとともに、スルー
レート（Ｓｌｅｗｒａｔｅ）の大きな演算増幅器を使用
する必要かある。
第４図に第１図示のスイッチト・キャパシタ積分器を用
いて構成した高域通過フィルタの一実施例を示す。
いて構成した高域通過フィルタの一実施例を示す。
ここて、八３１〜Ａ３４は演算増幅器、０３１〜Ｃ４２
はキャパシタ、５３１〜５５０はクロック位相φ１また
はφ２て動作するアナログスイッチである。
はキャパシタ、５３１〜５５０はクロック位相φ１また
はφ２て動作するアナログスイッチである。
Ｖ４１ は入力端子、Ｖ４２は出力端子である。
第４図において、演算増幅器Ａ３３．キャパシタＣ３７
〜Ｃ３９，スイッチ５３９〜５４４からなるブロックＡ
ＴＴＩおよび演算増幅器へ３４．キャパシタＣ４０〜Ｃ
４２，スイ・ンヂＳ４５〜Ｓ５０からなるプロ・ツクへ
ＴＴ２はそれぞれ一次低域通過フィルタの構成をなす減
衰器であり、それぞれの利得は容量比Ｃ３７／Ｃ３８お
よびＣ４０／Ｃ４１て決まる。
〜Ｃ３９，スイッチ５３９〜５４４からなるブロックＡ
ＴＴＩおよび演算増幅器へ３４．キャパシタＣ４０〜Ｃ
４２，スイ・ンヂＳ４５〜Ｓ５０からなるプロ・ツクへ
ＴＴ２はそれぞれ一次低域通過フィルタの構成をなす減
衰器であり、それぞれの利得は容量比Ｃ３７／Ｃ３８お
よびＣ４０／Ｃ４１て決まる。
ここで、第４図の高域通過フィルタにおいて、標本化周
波数１００ＫＩＩｚ、遮断周波数１００Ｈｚを実現させ
るのに、減衰器ＡＴＴＩおよびＡＴＴ２の容量比をそれ
ぞれＣ３７／Ｃ３８＝Ｃ４０／Ｃ４１＝１１５とした時
、すなわち減衰器の利得を０２とした時、必要とする単
位キャパシタの総数は１３６ となる。
波数１００ＫＩＩｚ、遮断周波数１００Ｈｚを実現させ
るのに、減衰器ＡＴＴＩおよびＡＴＴ２の容量比をそれ
ぞれＣ３７／Ｃ３８＝Ｃ４０／Ｃ４１＝１１５とした時
、すなわち減衰器の利得を０２とした時、必要とする単
位キャパシタの総数は１３６ となる。
一方、同じ特性のフィルタを実現するのに減衰器ＡＴＴ
ＩおよびＡＴＴ２を用いない従来の高域通過フィルタを
用いた場合には、必要とする単位キャパシタの総数は５
６５となり、第４図の回路の場合の４倍以上となる。こ
れは、キャパシタのサイズのみならす、演算増幅器の負
荷か大きくなることも意味し、従って、演算増幅器のサ
イズと消費電流をも大きくせざるを得す、結果として、
チップサイズの増大と共に消費電流の増加も招くことに
なる。
ＩおよびＡＴＴ２を用いない従来の高域通過フィルタを
用いた場合には、必要とする単位キャパシタの総数は５
６５となり、第４図の回路の場合の４倍以上となる。こ
れは、キャパシタのサイズのみならす、演算増幅器の負
荷か大きくなることも意味し、従って、演算増幅器のサ
イズと消費電流をも大きくせざるを得す、結果として、
チップサイズの増大と共に消費電流の増加も招くことに
なる。
［発明の効果］
以上から明らかなように、本発明のスイッチト・キャパ
シタ・フィルタによれは、スイッチト・キャパシタ回路
網を用いた減衰器を組み合わせることにより、チップサ
イズの減少と共に消費・電流の低下を図ることかできる
。さらに、本発明では、用いている減衰器の利得か容量
比のみで決まるため、寄生抵抗や寄生容量など、レイア
ウトの制約で生ずる誤差か生しることはない。
シタ・フィルタによれは、スイッチト・キャパシタ回路
網を用いた減衰器を組み合わせることにより、チップサ
イズの減少と共に消費・電流の低下を図ることかできる
。さらに、本発明では、用いている減衰器の利得か容量
比のみで決まるため、寄生抵抗や寄生容量など、レイア
ウトの制約で生ずる誤差か生しることはない。
第１図および第３図は木発明に係るスイッチト・キャパ
シタ・フィルタの基本単位を構成するスイッチト・キャ
パシタ積分器の実施例を示す回路図、 第２図および第５図は従来のスイッチト・キャパシタ積
分器の例を示す回路図、 第４図は本発明による高域通過フィルタの一実施例を示
す回路図である。 八１．Ａ１１〜ＡＩ３．Ａ２１ 、Ａ２２ 、八３１〜
Ａ３４・・・演算増幅器、 ＣＩ、Ｃ２，Ｃ１１〜Ｃ１７，Ｃ２１〜Ｃ２４，０３１
〜Ｇ４２・・・容量、 ５１〜５４，５１１ ＋−５２９，５３１〜５５０，５
６１ ＋−５６４・・・アナログスイッチ、 ＬＰＦ・・・−次低域通過フィルタ、 ＡＴＴ・・・減衰器、 ＡＴＴＩ、ＡＴＴ２・・・−次低域通過フィルタ。 回 Ｃ ５隻
シタ・フィルタの基本単位を構成するスイッチト・キャ
パシタ積分器の実施例を示す回路図、 第２図および第５図は従来のスイッチト・キャパシタ積
分器の例を示す回路図、 第４図は本発明による高域通過フィルタの一実施例を示
す回路図である。 八１．Ａ１１〜ＡＩ３．Ａ２１ 、Ａ２２ 、八３１〜
Ａ３４・・・演算増幅器、 ＣＩ、Ｃ２，Ｃ１１〜Ｃ１７，Ｃ２１〜Ｃ２４，０３１
〜Ｇ４２・・・容量、 ５１〜５４，５１１ ＋−５２９，５３１〜５５０，５
６１ ＋−５６４・・・アナログスイッチ、 ＬＰＦ・・・−次低域通過フィルタ、 ＡＴＴ・・・減衰器、 ＡＴＴＩ、ＡＴＴ２・・・−次低域通過フィルタ。 回 Ｃ ５隻
Claims (1)
- 【特許請求の範囲】 １）演算増幅器の出力端子と一方の入力端子とをキャパ
シタを介して接続し、信号入力端子に供給される信号を
、当該信号の周波数より高い周波数で開閉されるアナロ
グスイッチにより充放電のなされるキャパシタを有する
スイッチト・キャパシタ回路を介して前記一方の入力端
子に供給し、前記他方の入力端子には予め定めた電位を
供給して構成したスイッチト・キャパシタ積分器を有す
るスイッチト・キャパシタ・フィルタにおいて、 前記周波数で開閉されるアナログスイッチにより充放電
のなされるキャパシタを有するスイッチト・キャパシタ
回路および演算増幅器により構成した減衰器を、前記信
号入力端子と前記スイッチト・キャパシタ積分器との間
に配置したことを特徴とするスイッチト・キャパシタ・
フィルタ。 ２）前記減衰器は、必要としている周波数帯域に較べて
十分に高い遮断周波数を有する一次低域通過フィルタで
あることを特徴とする特許請求の範囲第１項記載のスイ
ッチト・キャパシタ・フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13171587A JPS63299406A (ja) | 1987-05-29 | 1987-05-29 | スイッチト・キャパシタ・フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13171587A JPS63299406A (ja) | 1987-05-29 | 1987-05-29 | スイッチト・キャパシタ・フィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63299406A true JPS63299406A (ja) | 1988-12-06 |
Family
ID=15064506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13171587A Pending JPS63299406A (ja) | 1987-05-29 | 1987-05-29 | スイッチト・キャパシタ・フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63299406A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028893A (en) * | 1990-03-21 | 1991-07-02 | Delco Electronics Corporation | Switched capacitor filters with continuous time control |
| FR2852166A1 (fr) * | 2003-03-06 | 2004-09-10 | Denso Corp | Filtre passe-bas a condensateurs commutes et dispositif de capteur de pression a semiconducteurs incorporant ce filtre |
| KR100450932B1 (ko) * | 1999-06-24 | 2004-10-02 | 삼성전자주식회사 | 이중모드 단말기에서 가변대역 기저대역 필터링을 위한 아날로그 복조장치 |
| JP2009225017A (ja) * | 2008-03-14 | 2009-10-01 | Denso Corp | ローパスフィルタおよび半導体圧力センサ装置 |
| EP2131494A1 (fr) * | 2008-06-06 | 2009-12-09 | Dolphin Integration | Circuit à capacités commutées à consommation réduite |
| JP2013038529A (ja) * | 2011-08-05 | 2013-02-21 | Fuji Electric Co Ltd | スイッチトキャパシタ積分器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5744319A (en) * | 1980-08-29 | 1982-03-12 | Fujitsu Ltd | Variable attenuator |
| JPS5799816A (en) * | 1980-12-13 | 1982-06-21 | Fujitsu Ltd | Switched capacitor filter |
| JPS592417A (ja) * | 1982-06-29 | 1984-01-09 | Fujitsu Ltd | 電子化可変減衰回路 |
-
1987
- 1987-05-29 JP JP13171587A patent/JPS63299406A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5744319A (en) * | 1980-08-29 | 1982-03-12 | Fujitsu Ltd | Variable attenuator |
| JPS5799816A (en) * | 1980-12-13 | 1982-06-21 | Fujitsu Ltd | Switched capacitor filter |
| JPS592417A (ja) * | 1982-06-29 | 1984-01-09 | Fujitsu Ltd | 電子化可変減衰回路 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028893A (en) * | 1990-03-21 | 1991-07-02 | Delco Electronics Corporation | Switched capacitor filters with continuous time control |
| KR100450932B1 (ko) * | 1999-06-24 | 2004-10-02 | 삼성전자주식회사 | 이중모드 단말기에서 가변대역 기저대역 필터링을 위한 아날로그 복조장치 |
| FR2852166A1 (fr) * | 2003-03-06 | 2004-09-10 | Denso Corp | Filtre passe-bas a condensateurs commutes et dispositif de capteur de pression a semiconducteurs incorporant ce filtre |
| JP2004289802A (ja) * | 2003-03-06 | 2004-10-14 | Denso Corp | ローパスフィルタ及びそれを使用した半導体圧力センサ装置 |
| US7049883B2 (en) | 2003-03-06 | 2006-05-23 | Denso Corporation | Switched-capacitor low-pass filter and semiconductor pressure sensor apparatus incorporating the filter |
| JP2009225017A (ja) * | 2008-03-14 | 2009-10-01 | Denso Corp | ローパスフィルタおよび半導体圧力センサ装置 |
| EP2131494A1 (fr) * | 2008-06-06 | 2009-12-09 | Dolphin Integration | Circuit à capacités commutées à consommation réduite |
| FR2932335A1 (fr) * | 2008-06-06 | 2009-12-11 | Dolphin Integration Sa | Circuit a capacites commutees a consommation reduite |
| US8179183B2 (en) | 2008-06-06 | 2012-05-15 | Dolphin Integration | Low-consumption switched-capacitor circuit |
| JP2013038529A (ja) * | 2011-08-05 | 2013-02-21 | Fuji Electric Co Ltd | スイッチトキャパシタ積分器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5495200A (en) | Double sampled biquad switched capacitor filter | |
| KR100190766B1 (ko) | 고조파 왜곡을 감소시킨 스위치드 캐패시터 디지탈-아날로그변환기 | |
| JP3128647B2 (ja) | 二重サンプリングアナログ低域通過フィルタ | |
| JPH0724375B2 (ja) | アナログ回路とフィルタ回路 | |
| JPS58125909A (ja) | スイツチドキヤパシタフイルタ | |
| CA1159910A (en) | Switched-capacitor cosine filter | |
| US4543546A (en) | Switched capacitor circuit with minimized switched capacitance | |
| JPS63299406A (ja) | スイッチト・キャパシタ・フィルタ | |
| JPS6351571B2 (ja) | ||
| JPS6410131B2 (ja) | ||
| US4779056A (en) | Active filter | |
| JP3483565B2 (ja) | 複数の入力信号を積分する方法および装置 | |
| Ghausi | Analog active filters | |
| JPS6276810A (ja) | スイツチトキヤパシタ回路 | |
| US20090015452A1 (en) | Method and Device for Analong Digital Conversion of a Complex Signal | |
| JPH0225290B2 (ja) | ||
| JPH10327036A (ja) | Ｄ／ａ変換器用出力回路 | |
| Hosticka et al. | Switched-capacitor filters using FDNR-Like super capacitances | |
| Mohan et al. | SIMO type voltage-mode biquadratic multifunction filter | |
| JP2570199B2 (ja) | スイッチト・キャパシタ回路 | |
| JPH05243857A (ja) | オフセット不感型スイッチトキャパシタ増幅回路 | |
| JPS59100613A (ja) | 特性可変スイツチド・キヤパシタ・フイルタ | |
| JPH0117291B2 (ja) | ||
| Korotkov et al. | Synthesis of switched-capacitor parametric bandpass filters | |
| JPS59107622A (ja) | 可変アクテイブフイルタ |