JPS589973B2 - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPS589973B2
JPS589973B2 JP11240777A JP11240777A JPS589973B2 JP S589973 B2 JPS589973 B2 JP S589973B2 JP 11240777 A JP11240777 A JP 11240777A JP 11240777 A JP11240777 A JP 11240777A JP S589973 B2 JPS589973 B2 JP S589973B2
Authority
JP
Japan
Prior art keywords
register
digit
decimal point
information
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11240777A
Other languages
English (en)
Other versions
JPS5333535A (en
Inventor
川鍋豪
町田稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11240777A priority Critical patent/JPS589973B2/ja
Publication of JPS5333535A publication Critical patent/JPS5333535A/ja
Publication of JPS589973B2 publication Critical patent/JPS589973B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Calculators And Similar Devices (AREA)

Description

【発明の詳細な説明】 本発明は数値情報の中に小数点コード信号を挿入する為
の情報処理装置に関するものである。
数値情報を表示器もしくはプリンタ等で出力するに際し
て、数値情報と共に小数点情報を出力することは一般に
行なわれているが、かかる目的は数値情報を格納した記
憶装置内の前記数値情報の小数点位置に小数点コード信
号を挿入することによって達成出来る。
本発明はこの様に数値情報の小数点位置に小数点コード
信号を挿入する情報処理装置に関するものである。
以下、本発明を図面に従い、その一実施例について説明
するならば、第1図は情報処理装置の全体のブロック図
を示すものであり、ここで複数桁の文字又は記号情報を
コード化した情報として蓄積するシフトレジスタ11及
びシフトレジスタ12は夫々レジスタ111,112,
113,114及びレジスタ121,122,123,
124の4本から成り、1桁4ビツト並列構成のレジス
タである。
本実施例に於いては、レジスタ11,12は共に全13
桁より成るものであり、そのうち、最下位2桁が小数点
位置を示す数を構成し、下位から3桁目が負符号を示し
、第4桁目から最上位桁までの10桁が数値を表わす如
く構成されているものである。
但し最上位の1桁は実際の表示又は印字には関与しない
桁であるので、表示時において実際は9桁の数値しか保
持し得ないものである。
このレジスタ11の入力側には全加減算器13が配置さ
れ、その2つの入力′X“及び“Y“ヘノ入力を加減算
するものである。
1X“側には通常、制御命令“R11→X“が入力され
てゲート14を通じてレジスタ11の出力がY側へ入力
して、レジスタ11の内容が循還している。
またY個入力へは、“加算“又は1減算“命令が印加さ
れたとき、レジスタ12の出力が命4″R12→Y“に
より、ゲート15を通じて入力され、全加算器13内で
加減算が行なわれ、その結果がルジスタ11“へ保持さ
れる。
また%S Y //側側力入力、“加算“ 減算“命令
以外に命A?ゝキャラクタ発生”があり、この場合には
命令により指定されたコードがY側へ入力される。
この場合ゝX“個入力は禁止され、且つ加減算も行なわ
れず、コードそのものがレジスタ11へ保持されるもの
である。
なお、ゲート16は命令“R12→R12“により通じ
て、レジスタ12の内容が循還保持されるものである。
前記レジスタ11の循還ループの1部より制御命令形成
回路22への信号の一部に設けたゲート17は、“非零
判別R11“の命令により、非零判別を行ない、その結
果を前記回路22へ印加するものである。
18で示すレジスタは、前記レジスタ11に蓄積した情
報の桁を指定する情報蓄積装置として動作するものであ
り、前記レジスタ11,12と同じ長さであるところの
13ビツトタイムを有しているものである。
このレジスタは命4’R18→R18“により、ゲート
19が通じて、レジスタ18の内容が循還保持されてい
るが、命令“セットR18”が印加されると、それ以前
の内容とは無関係に該命令によって指定された時間に相
当する桁のビットのみが新たにセットされる。
また、命令“左シフトR18“、9右シフトR18“に
より、指定時間のビット内容が左右に1ビツト(1桁)
シフトすることは、レジスタ11において命令“左シフ
トR11”、“右シフトR11”により左右にシフトす
るのと同様である。
このレジスタ18はいくつかの命令の組合わせにより、
それ自体カウンタとして利用したり、小数点や他の情報
の表示用出力とすることが出来るものであるが、かかる
目的以外にこの13桁のレジスタの内容がそのまま他の
種々の命令の実行指定時間を決定する為に使用される。
例えば、“セットR18”や“左シフトR18“などの
命令により、レジスタ18の必要なビットだけ“1“に
セットしておき、次の命令、例えば、R12→Y“等の
実行指定時間を決定するのに、このレジスタ18を指定
する如く制御すれば、“1“にセットされたビットに相
当する桁のみ“R12→Y“が実行される。
本実施例においては、レジスタ11に小数点コード信号
を挿入する桁を指定するのにこのレジスタ18を使用す
るものである。
本実施例においては種々の命令の実行を指定する時間は
、上記レジスタ18のビットを選択する以外に、第5図
のような時間を選択出来るものである。
即ち、PZ:最下位桁(小数点下位桁“P“)から数値
最上位桁(Zつまでの全桁時間 LZ:数値の最下位桁(下位から4桁目“L“)から(
“Z”)までの時間 PE:小数点2桁(“P“と“E“)の時間SZ:負符
負符号下位から3桁目“S“)から(“Z”)までの時
間 第1図に示した如き情報処理装置の実際の動作を、第2
図に示したフローチャート、第3図に示したレジスタ1
1,1B内の情報の動きを用いて以下に説明する。
第2図において制御が開始されるに先立って、予め、小
数点コードが挿入されるべき数値データがレジスタ12
のLからZに保持され、小数点情報がレジスタ12のE
Pに保持されているものとする。
ここでその具体的数値例として第3図Aのように小数点
位置を示す数が“2”で整数部分が”0002005.
10”即ち、数“2005.10”を提示することにす
る。
次に第2図で制御の流れに従って順次説明を加える。
第2図aで命令“R12→R11(PZ)“により、レ
ジスタ12に保持されている上述のデータを、時間PZ
にわたって全桁をレジスタ11に転送する。
このときレジスタ12内の情報はそのまま保持されるの
で、レジスタ11と12の内容は第3図Bの如くAと同
一となる。
次に第2図すに示す命令“セットR18(L)”により
レジスタ18のうち、L桁、即ち第3図C′に示す如く
数値情報の最下位桁に相当するビットのみがセットされ
る。
次に第2図Cに示すステップに進みレジスタ11のL−
X桁を左シフトする。
従ってレジスタ11内の情報は第3図りに示す如くなる
ものである。
しかる後dに示すステップへ進み、レジスタ11の小数
魚拓(時間“PE”)が零でないかどうかを判別する。
実施例においては第3図Eに示す如く、当初小数点位置
を示す数値は2“であり′0“ではないので、判別結果
はYESとなり、第2図Cヘジャンプする。
ここでは第3図Fに示す如くレジスタ18のビットを有
する桁に対応するレジスタ11の桁の1つ上位の桁情報
を右シフトして、レジスタ18のビットを有する桁に対
応するレジスタ11の桁へ持ってくる。
かかる後に次のステップfに進み、レジスタ18のX−
Lまでを1桁左シフトする。
しかる後、レジスタ11の小数点位置を示す数値(時間
PE)から21“を減算するが、その結果レジスタ11
の“PE“桁は第3図Hの如く“1“となる。
かかるステップの後は再度前記ステップdに導入されて
、小数点を示す数値がOでないか否かを判別し、0でな
い場合は再度ステップeヘジャンプし、かかる繰返しが
、小数点を示す数値が加“となるまで行なわれる。
実施例では当初レジスタ11の“PE“は数値“2“で
あったから、第2図のe、f2g、dを2サイクル繰返
すことにより、第3図Mの如くレジスタ11の“PE“
が零となる。
このときレジスタ18の内容は6桁目が“1“となって
いるものであるが、次のステップhに於いては、レジス
タ18のビットが“1”である桁に対応するレジスタ1
1の桁に小数点コード(ここではヘキサデシマルコード
のうち“A“(1010)とする)を“キャラクタ発生
“命令により形成する。
その結果レジスタ11内は第3図Nの如くなり、小数点
コードが1桁、対応する位置に挿入されるものである。
以上の第2図b〜hまでのステップは小数点コードを対
応する桁に挿入する為のステップを示したものである。
第1図に示した実施例においては、レジスタ11の内容
を0000〜1001までは数値0〜9として、又Aコ
ード1010は小数点として復号するデコーダ20に印
加することにより、かかるデコード出力により表示器2
1を駆動する如く構成することにより、小数点情報と共
に出力することが出来るものである。
【図面の簡単な説明】
第1図は本発明による情報処理装置を示すブロック・ダ
イアグラムであり、11は表示もしくは印字すべき情報
を蓄積するレジスタ、12はレジスタ、13は非零判別
を行なう桁を指示するレジスタ、17は非零判別ゲート
、20はデコーダ、そして21は表示器である。 第2図は第1図に示した情報処理装置の動作を示す為の
フローチャートである。 第3図はフローチャートに従って、第1図の装置が動作
するとき、レジスタ11、レジスタ12そしてレジスタ
18の内容の変化を示す為の説明図である。 第4図は種々の命令の実行を指定する時間の種類を示す
ものである。

Claims (1)

    【特許請求の範囲】
  1. 1 少なくとも出力すべき複数桁の数値性層を格納する
    記憶手段、前記記憶手段に格納された数値情報の小数点
    位置を指示する小数点情報を格納する小数点記憶手段を
    有し、前記記憶手段内の数値情報をその下位桁より順次
    1桁づつ下位桁方向に1桁移動すると共に前記移動した
    桁数に応じて前記小数点記憶手段内の小数点情報を順次
    変更し、該小数点情報が特定の値になったら該特定値に
    なる直前に移動した桁に小数点コード信号を挿入するこ
    とを特徴とする情報処理装置。
JP11240777A 1977-09-19 1977-09-19 情報処理装置 Expired JPS589973B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11240777A JPS589973B2 (ja) 1977-09-19 1977-09-19 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11240777A JPS589973B2 (ja) 1977-09-19 1977-09-19 情報処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP5134672A Division JPS5515743B2 (ja) 1972-05-24 1972-05-24

Publications (2)

Publication Number Publication Date
JPS5333535A JPS5333535A (en) 1978-03-29
JPS589973B2 true JPS589973B2 (ja) 1983-02-23

Family

ID=14585871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11240777A Expired JPS589973B2 (ja) 1977-09-19 1977-09-19 情報処理装置

Country Status (1)

Country Link
JP (1) JPS589973B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184172U (ja) * 1984-11-07 1986-06-03

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184172U (ja) * 1984-11-07 1986-06-03

Also Published As

Publication number Publication date
JPS5333535A (en) 1978-03-29

Similar Documents

Publication Publication Date Title
GB1153025A (en) Electronic Calculator
JPH0570187B2 (ja)
US4394735A (en) Data processor controlled by microprograms
US4410956A (en) Exponential operation device
JPS589973B2 (ja) 情報処理装置
US5317531A (en) Apparatus for reducing the size of an arithmetic and logic unit necessary to practice non-restore division
US3599186A (en) Memory-centered computer system
US3508037A (en) Decimal add/subtract circuitry
KR950012089B1 (ko) 마이크로프로세서
US4208720A (en) Calculator with algebraic operating system
JP3421933B2 (ja) 演算処理装置及び電子計算機
JPS589972B2 (ja) 情報処理装置
US4064559A (en) Apparatus for suppressing undesired information
US5708800A (en) High speed microprocessor for processing and transferring N-bits of M-bit data
JPS6019030B2 (ja) 教育用電子機器
GB1593136A (en) Data processing
US3866208A (en) Data control arrangement for a dynamic display system
JPS6146856B2 (ja)
JPH01116826A (ja) 10進乗算装置
JP2615746B2 (ja) ビット操作回路
JPS6113623B2 (ja)
JPS6122318B2 (ja)
JPH0588886A (ja) 5オペランド型シフト命令方式
JPS6030784Y2 (ja) セグメント型表示制御用集積回路装置
JPS6137080Y2 (ja)