JPS589973B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS589973B2 JPS589973B2 JP11240777A JP11240777A JPS589973B2 JP S589973 B2 JPS589973 B2 JP S589973B2 JP 11240777 A JP11240777 A JP 11240777A JP 11240777 A JP11240777 A JP 11240777A JP S589973 B2 JPS589973 B2 JP S589973B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- digit
- decimal point
- information
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Computer Display Output (AREA)
- Calculators And Similar Devices (AREA)
Description
【発明の詳細な説明】
本発明は数値情報の中に小数点コード信号を挿入する為
の情報処理装置に関するものである。
の情報処理装置に関するものである。
数値情報を表示器もしくはプリンタ等で出力するに際し
て、数値情報と共に小数点情報を出力することは一般に
行なわれているが、かかる目的は数値情報を格納した記
憶装置内の前記数値情報の小数点位置に小数点コード信
号を挿入することによって達成出来る。
て、数値情報と共に小数点情報を出力することは一般に
行なわれているが、かかる目的は数値情報を格納した記
憶装置内の前記数値情報の小数点位置に小数点コード信
号を挿入することによって達成出来る。
本発明はこの様に数値情報の小数点位置に小数点コード
信号を挿入する情報処理装置に関するものである。
信号を挿入する情報処理装置に関するものである。
以下、本発明を図面に従い、その一実施例について説明
するならば、第１図は情報処理装置の全体のブロック図
を示すものであり、ここで複数桁の文字又は記号情報を
コード化した情報として蓄積するシフトレジスタ１１及
びシフトレジスタ１２は夫々レジスタ１１１，１１２，
１１３，１１４及びレジスタ１２１，１２２，１２３，
１２４の４本から成り、１桁４ビツト並列構成のレジス
タである。
するならば、第１図は情報処理装置の全体のブロック図
を示すものであり、ここで複数桁の文字又は記号情報を
コード化した情報として蓄積するシフトレジスタ１１及
びシフトレジスタ１２は夫々レジスタ１１１，１１２，
１１３，１１４及びレジスタ１２１，１２２，１２３，
１２４の４本から成り、１桁４ビツト並列構成のレジス
タである。
本実施例に於いては、レジスタ１１，１２は共に全１３
桁より成るものであり、そのうち、最下位２桁が小数点
位置を示す数を構成し、下位から３桁目が負符号を示し
、第４桁目から最上位桁までの１０桁が数値を表わす如
く構成されているものである。
桁より成るものであり、そのうち、最下位２桁が小数点
位置を示す数を構成し、下位から３桁目が負符号を示し
、第４桁目から最上位桁までの１０桁が数値を表わす如
く構成されているものである。
但し最上位の１桁は実際の表示又は印字には関与しない
桁であるので、表示時において実際は９桁の数値しか保
持し得ないものである。
桁であるので、表示時において実際は９桁の数値しか保
持し得ないものである。
このレジスタ１１の入力側には全加減算器１３が配置さ
れ、その２つの入力′Ｘ“及び“Ｙ“ヘノ入力を加減算
するものである。
れ、その２つの入力′Ｘ“及び“Ｙ“ヘノ入力を加減算
するものである。
１Ｘ“側には通常、制御命令“Ｒ１１→Ｘ“が入力され
てゲート１４を通じてレジスタ１１の出力がＹ側へ入力
して、レジスタ１１の内容が循還している。
てゲート１４を通じてレジスタ１１の出力がＹ側へ入力
して、レジスタ１１の内容が循還している。
またＹ個入力へは、“加算“又は１減算“命令が印加さ
れたとき、レジスタ１２の出力が命４″Ｒ１２→Ｙ“に
より、ゲート１５を通じて入力され、全加算器１３内で
加減算が行なわれ、その結果がルジスタ１１“へ保持さ
れる。
れたとき、レジスタ１２の出力が命４″Ｒ１２→Ｙ“に
より、ゲート１５を通じて入力され、全加算器１３内で
加減算が行なわれ、その結果がルジスタ１１“へ保持さ
れる。
また％Ｓ Ｙ ／／側側力入力、“加算“ 減算“命令
以外に命Ａ？ゝキャラクタ発生”があり、この場合には
命令により指定されたコードがＹ側へ入力される。
以外に命Ａ？ゝキャラクタ発生”があり、この場合には
命令により指定されたコードがＹ側へ入力される。
この場合ゝＸ“個入力は禁止され、且つ加減算も行なわ
れず、コードそのものがレジスタ１１へ保持されるもの
である。
れず、コードそのものがレジスタ１１へ保持されるもの
である。
なお、ゲート１６は命令“Ｒ１２→Ｒ１２“により通じ
て、レジスタ１２の内容が循還保持されるものである。
て、レジスタ１２の内容が循還保持されるものである。
前記レジスタ１１の循還ループの１部より制御命令形成
回路２２への信号の一部に設けたゲート１７は、“非零
判別Ｒ１１“の命令により、非零判別を行ない、その結
果を前記回路２２へ印加するものである。
回路２２への信号の一部に設けたゲート１７は、“非零
判別Ｒ１１“の命令により、非零判別を行ない、その結
果を前記回路２２へ印加するものである。
１８で示すレジスタは、前記レジスタ１１に蓄積した情
報の桁を指定する情報蓄積装置として動作するものであ
り、前記レジスタ１１，１２と同じ長さであるところの
１３ビツトタイムを有しているものである。
報の桁を指定する情報蓄積装置として動作するものであ
り、前記レジスタ１１，１２と同じ長さであるところの
１３ビツトタイムを有しているものである。
このレジスタは命４’Ｒ１８→Ｒ１８“により、ゲート
１９が通じて、レジスタ１８の内容が循還保持されてい
るが、命令“セットＲ１８”が印加されると、それ以前
の内容とは無関係に該命令によって指定された時間に相
当する桁のビットのみが新たにセットされる。
１９が通じて、レジスタ１８の内容が循還保持されてい
るが、命令“セットＲ１８”が印加されると、それ以前
の内容とは無関係に該命令によって指定された時間に相
当する桁のビットのみが新たにセットされる。
また、命令“左シフトＲ１８“、９右シフトＲ１８“に
より、指定時間のビット内容が左右に１ビツト（１桁）
シフトすることは、レジスタ１１において命令“左シフ
トＲ１１”、“右シフトＲ１１”により左右にシフトす
るのと同様である。
より、指定時間のビット内容が左右に１ビツト（１桁）
シフトすることは、レジスタ１１において命令“左シフ
トＲ１１”、“右シフトＲ１１”により左右にシフトす
るのと同様である。
このレジスタ１８はいくつかの命令の組合わせにより、
それ自体カウンタとして利用したり、小数点や他の情報
の表示用出力とすることが出来るものであるが、かかる
目的以外にこの１３桁のレジスタの内容がそのまま他の
種々の命令の実行指定時間を決定する為に使用される。
それ自体カウンタとして利用したり、小数点や他の情報
の表示用出力とすることが出来るものであるが、かかる
目的以外にこの１３桁のレジスタの内容がそのまま他の
種々の命令の実行指定時間を決定する為に使用される。
例えば、“セットＲ１８”や“左シフトＲ１８“などの
命令により、レジスタ１８の必要なビットだけ“１“に
セットしておき、次の命令、例えば、Ｒ１２→Ｙ“等の
実行指定時間を決定するのに、このレジスタ１８を指定
する如く制御すれば、“１“にセットされたビットに相
当する桁のみ“Ｒ１２→Ｙ“が実行される。
命令により、レジスタ１８の必要なビットだけ“１“に
セットしておき、次の命令、例えば、Ｒ１２→Ｙ“等の
実行指定時間を決定するのに、このレジスタ１８を指定
する如く制御すれば、“１“にセットされたビットに相
当する桁のみ“Ｒ１２→Ｙ“が実行される。
本実施例においては、レジスタ１１に小数点コード信号
を挿入する桁を指定するのにこのレジスタ１８を使用す
るものである。
を挿入する桁を指定するのにこのレジスタ１８を使用す
るものである。
本実施例においては種々の命令の実行を指定する時間は
、上記レジスタ１８のビットを選択する以外に、第５図
のような時間を選択出来るものである。
、上記レジスタ１８のビットを選択する以外に、第５図
のような時間を選択出来るものである。
即ち、ＰＺ：最下位桁（小数点下位桁“Ｐ“）から数値
最上位桁（Ｚつまでの全桁時間 ＬＺ：数値の最下位桁（下位から４桁目“Ｌ“）から（
“Ｚ”）までの時間 ＰＥ：小数点２桁（“Ｐ“と“Ｅ“）の時間ＳＺ：負符
負符号下位から３桁目“Ｓ“）から（“Ｚ”）までの時
間 第１図に示した如き情報処理装置の実際の動作を、第２
図に示したフローチャート、第３図に示したレジスタ１
１，１Ｂ内の情報の動きを用いて以下に説明する。
最上位桁（Ｚつまでの全桁時間 ＬＺ：数値の最下位桁（下位から４桁目“Ｌ“）から（
“Ｚ”）までの時間 ＰＥ：小数点２桁（“Ｐ“と“Ｅ“）の時間ＳＺ：負符
負符号下位から３桁目“Ｓ“）から（“Ｚ”）までの時
間 第１図に示した如き情報処理装置の実際の動作を、第２
図に示したフローチャート、第３図に示したレジスタ１
１，１Ｂ内の情報の動きを用いて以下に説明する。
第２図において制御が開始されるに先立って、予め、小
数点コードが挿入されるべき数値データがレジスタ１２
のＬからＺに保持され、小数点情報がレジスタ１２のＥ
Ｐに保持されているものとする。
数点コードが挿入されるべき数値データがレジスタ１２
のＬからＺに保持され、小数点情報がレジスタ１２のＥ
Ｐに保持されているものとする。
ここでその具体的数値例として第３図Ａのように小数点
位置を示す数が“２”で整数部分が”０００２００５．
１０”即ち、数“２００５．１０”を提示することにす
る。
位置を示す数が“２”で整数部分が”０００２００５．
１０”即ち、数“２００５．１０”を提示することにす
る。
次に第２図で制御の流れに従って順次説明を加える。
第２図ａで命令“Ｒ１２→Ｒ１１（ＰＺ）“により、レ
ジスタ１２に保持されている上述のデータを、時間ＰＺ
にわたって全桁をレジスタ１１に転送する。
ジスタ１２に保持されている上述のデータを、時間ＰＺ
にわたって全桁をレジスタ１１に転送する。
このときレジスタ１２内の情報はそのまま保持されるの
で、レジスタ１１と１２の内容は第３図Ｂの如くＡと同
一となる。
で、レジスタ１１と１２の内容は第３図Ｂの如くＡと同
一となる。
次に第２図すに示す命令“セットＲ１８（Ｌ）”により
レジスタ１８のうち、Ｌ桁、即ち第３図Ｃ′に示す如く
数値情報の最下位桁に相当するビットのみがセットされ
る。
レジスタ１８のうち、Ｌ桁、即ち第３図Ｃ′に示す如く
数値情報の最下位桁に相当するビットのみがセットされ
る。
次に第２図Ｃに示すステップに進みレジスタ１１のＬ−
Ｘ桁を左シフトする。
Ｘ桁を左シフトする。
従ってレジスタ１１内の情報は第３図りに示す如くなる
ものである。
ものである。
しかる後ｄに示すステップへ進み、レジスタ１１の小数
魚拓（時間“ＰＥ”）が零でないかどうかを判別する。
魚拓（時間“ＰＥ”）が零でないかどうかを判別する。
実施例においては第３図Ｅに示す如く、当初小数点位置
を示す数値は２“であり′０“ではないので、判別結果
はＹＥＳとなり、第２図Ｃヘジャンプする。
を示す数値は２“であり′０“ではないので、判別結果
はＹＥＳとなり、第２図Ｃヘジャンプする。
ここでは第３図Ｆに示す如くレジスタ１８のビットを有
する桁に対応するレジスタ１１の桁の１つ上位の桁情報
を右シフトして、レジスタ１８のビットを有する桁に対
応するレジスタ１１の桁へ持ってくる。
する桁に対応するレジスタ１１の桁の１つ上位の桁情報
を右シフトして、レジスタ１８のビットを有する桁に対
応するレジスタ１１の桁へ持ってくる。
かかる後に次のステップｆに進み、レジスタ１８のＸ−
Ｌまでを１桁左シフトする。
Ｌまでを１桁左シフトする。
しかる後、レジスタ１１の小数点位置を示す数値（時間
ＰＥ）から２１“を減算するが、その結果レジスタ１１
の“ＰＥ“桁は第３図Ｈの如く“１“となる。
ＰＥ）から２１“を減算するが、その結果レジスタ１１
の“ＰＥ“桁は第３図Ｈの如く“１“となる。
かかるステップの後は再度前記ステップｄに導入されて
、小数点を示す数値がＯでないか否かを判別し、０でな
い場合は再度ステップｅヘジャンプし、かかる繰返しが
、小数点を示す数値が加“となるまで行なわれる。
、小数点を示す数値がＯでないか否かを判別し、０でな
い場合は再度ステップｅヘジャンプし、かかる繰返しが
、小数点を示す数値が加“となるまで行なわれる。
実施例では当初レジスタ１１の“ＰＥ“は数値“２“で
あったから、第２図のｅ、ｆ２ｇ、ｄを２サイクル繰返
すことにより、第３図Ｍの如くレジスタ１１の“ＰＥ“
が零となる。
あったから、第２図のｅ、ｆ２ｇ、ｄを２サイクル繰返
すことにより、第３図Ｍの如くレジスタ１１の“ＰＥ“
が零となる。
このときレジスタ１８の内容は６桁目が“１“となって
いるものであるが、次のステップｈに於いては、レジス
タ１８のビットが“１”である桁に対応するレジスタ１
１の桁に小数点コード（ここではヘキサデシマルコード
のうち“Ａ“（１０１０）とする）を“キャラクタ発生
“命令により形成する。
いるものであるが、次のステップｈに於いては、レジス
タ１８のビットが“１”である桁に対応するレジスタ１
１の桁に小数点コード（ここではヘキサデシマルコード
のうち“Ａ“（１０１０）とする）を“キャラクタ発生
“命令により形成する。
その結果レジスタ１１内は第３図Ｎの如くなり、小数点
コードが１桁、対応する位置に挿入されるものである。
コードが１桁、対応する位置に挿入されるものである。
以上の第２図ｂ〜ｈまでのステップは小数点コードを対
応する桁に挿入する為のステップを示したものである。
応する桁に挿入する為のステップを示したものである。
第１図に示した実施例においては、レジスタ１１の内容
を００００〜１００１までは数値０〜９として、又Ａコ
ード１０１０は小数点として復号するデコーダ２０に印
加することにより、かかるデコード出力により表示器２
１を駆動する如く構成することにより、小数点情報と共
に出力することが出来るものである。
を００００〜１００１までは数値０〜９として、又Ａコ
ード１０１０は小数点として復号するデコーダ２０に印
加することにより、かかるデコード出力により表示器２
１を駆動する如く構成することにより、小数点情報と共
に出力することが出来るものである。
第１図は本発明による情報処理装置を示すブロック・ダ
イアグラムであり、１１は表示もしくは印字すべき情報
を蓄積するレジスタ、１２はレジスタ、１３は非零判別
を行なう桁を指示するレジスタ、１７は非零判別ゲート
、２０はデコーダ、そして２１は表示器である。 第２図は第１図に示した情報処理装置の動作を示す為の
フローチャートである。 第３図はフローチャートに従って、第１図の装置が動作
するとき、レジスタ１１、レジスタ１２そしてレジスタ
１８の内容の変化を示す為の説明図である。 第４図は種々の命令の実行を指定する時間の種類を示す
ものである。
イアグラムであり、１１は表示もしくは印字すべき情報
を蓄積するレジスタ、１２はレジスタ、１３は非零判別
を行なう桁を指示するレジスタ、１７は非零判別ゲート
、２０はデコーダ、そして２１は表示器である。 第２図は第１図に示した情報処理装置の動作を示す為の
フローチャートである。 第３図はフローチャートに従って、第１図の装置が動作
するとき、レジスタ１１、レジスタ１２そしてレジスタ
１８の内容の変化を示す為の説明図である。 第４図は種々の命令の実行を指定する時間の種類を示す
ものである。
Claims (1)
- １ 少なくとも出力すべき複数桁の数値性層を格納する
記憶手段、前記記憶手段に格納された数値情報の小数点
位置を指示する小数点情報を格納する小数点記憶手段を
有し、前記記憶手段内の数値情報をその下位桁より順次
１桁づつ下位桁方向に１桁移動すると共に前記移動した
桁数に応じて前記小数点記憶手段内の小数点情報を順次
変更し、該小数点情報が特定の値になったら該特定値に
なる直前に移動した桁に小数点コード信号を挿入するこ
とを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11240777A JPS589973B2 (ja) | 1977-09-19 | 1977-09-19 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11240777A JPS589973B2 (ja) | 1977-09-19 | 1977-09-19 | 情報処理装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5134672A Division JPS5515743B2 (ja) | 1972-05-24 | 1972-05-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5333535A JPS5333535A (en) | 1978-03-29 |
| JPS589973B2 true JPS589973B2 (ja) | 1983-02-23 |
Family
ID=14585871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11240777A Expired JPS589973B2 (ja) | 1977-09-19 | 1977-09-19 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS589973B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6184172U (ja) * | 1984-11-07 | 1986-06-03 |
-
1977
- 1977-09-19 JP JP11240777A patent/JPS589973B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6184172U (ja) * | 1984-11-07 | 1986-06-03 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5333535A (en) | 1978-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1153025A (en) | Electronic Calculator | |
| JPH0570187B2 (ja) | ||
| US4394735A (en) | Data processor controlled by microprograms | |
| US4410956A (en) | Exponential operation device | |
| JPS589973B2 (ja) | 情報処理装置 | |
| US5317531A (en) | Apparatus for reducing the size of an arithmetic and logic unit necessary to practice non-restore division | |
| US3599186A (en) | Memory-centered computer system | |
| US3508037A (en) | Decimal add/subtract circuitry | |
| KR950012089B1 (ko) | 마이크로프로세서 | |
| US4208720A (en) | Calculator with algebraic operating system | |
| JP3421933B2 (ja) | 演算処理装置及び電子計算機 | |
| JPS589972B2 (ja) | 情報処理装置 | |
| US4064559A (en) | Apparatus for suppressing undesired information | |
| US5708800A (en) | High speed microprocessor for processing and transferring N-bits of M-bit data | |
| JPS6019030B2 (ja) | 教育用電子機器 | |
| GB1593136A (en) | Data processing | |
| US3866208A (en) | Data control arrangement for a dynamic display system | |
| JPS6146856B2 (ja) | ||
| JPH01116826A (ja) | １０進乗算装置 | |
| JP2615746B2 (ja) | ビット操作回路 | |
| JPS6113623B2 (ja) | ||
| JPS6122318B2 (ja) | ||
| JPH0588886A (ja) | ５オペランド型シフト命令方式 | |
| JPS6030784Y2 (ja) | セグメント型表示制御用集積回路装置 | |
| JPS6137080Y2 (ja) |