JPS5898929A - 原子層エツチング法 - Google Patents

原子層エツチング法

Info

Publication number
JPS5898929A
JPS5898929A JP19786681A JP19786681A JPS5898929A JP S5898929 A JPS5898929 A JP S5898929A JP 19786681 A JP19786681 A JP 19786681A JP 19786681 A JP19786681 A JP 19786681A JP S5898929 A JPS5898929 A JP S5898929A
Authority
JP
Japan
Prior art keywords
substrate
layer
atomic layer
etching
adsorbed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19786681A
Other languages
English (en)
Other versions
JPH0379862B2 (ja
Inventor
Seiichi Iwamatsu
誠一 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP19786681A priority Critical patent/JPS5898929A/ja
Publication of JPS5898929A publication Critical patent/JPS5898929A/ja
Publication of JPH0379862B2 publication Critical patent/JPH0379862B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はエツチング方法に係り、とりわけ一原子層づつ
エツチングする原子層エツチング法に関する。
従来、基板表面のエツチング法としては、エツチング液
によるエツチング液、プラズマ−エツチング法、イオン
・エツチング法等が用いらnてぃたO これら従来技術では、エツチング原子あるいは分子上基
板表面に確率的に反応あるいri働突させるため、原子
層を−1−づつエツチングするのではないためにミクロ
なエツチング原のバラツキが生じるのが物理現象として
当然の成り行きであつ几。
本発明は、かかる従来技術の欠点をなくシ、基板表面を
一原子層づつエツチングし、ミクロ的にもバラツキのな
い均一なエツチングを行なう方法を提供することを目的
とする。
上記目的3達成するための本発明の基本的な構成は、基
板表面には反応性吸着ttlt形成し、該吸着層を加熱
あるいは光照射により基板の全riit几は部分的に反
応生成物を作成し、該反応生成部を除去することにより
基板表面の一原子層のみtエツチングすることr%書と
する。
以下、実施例に沿って本発明を詳述する。
第1図は本発明の一実施例を示す81基板の原子層エツ
チングの反応過程を模式的に示したものである。いま、
(A)81基板1を真空容器中でH?ガスで表面810
. i除去後、ヨウg(x*)を蒸発ガス状となし、8
1基板表[flKfillで吸着させ、吸着層2會形成
する0次いで(ト)基板1100℃程度に加熱して81
基板1と吸着層つ累層2を反応させ、ヨウ化81層とな
す。次いで(1mり#!つ化B1層を基板10500℃
程蜜の加熱により蒸発除去する。この場合、ヨウ化81
層は水洗で除去しても良い。以上の如く、吸着層の形成
と除去によシ基板81O表面81の一原子層が除去され
ることになる。この操作をくり返すことにより1操作4
〜51程度の81原子間隔程度の厚さでのエツチングが
精度良く行なえる効果がある。
第2図は本発明のその他の実施例であり、いま(1(却
v含んだ81基板11の表面に常温でヨウ素吸着層12
t−形成し、(B)基板11′gtlOO℃に加熱して
ヨウ素吸着12と81基板表面とに′Elつ化81反応
層會形成し、(0)基板11に:200℃に加熱して8
1基板11の表面のB1子1kMつ化Bとして蒸発除去
し、(D)基板B111の表面のヨウ化81層のヨウ素
t200℃程度の基板温度で水素(H8)雰囲気に晒す
ことにより、Hエガスとなし除去することにより、81
基板表Eti110原子層からB原子VS分的に除去す
ることができる。基板表面の部分的な原子層エツチング
に関してはgi、N、膜やホトレジスト膜のマスキング
効果を利用して所定面積の4の部分原子層エツチングも
可能となる。
以上は81基板の原子層エツチングのみt例に示したか
、他のあらゆる物質、形状の表面原子層のエツチングに
本発明は適用できる。
更に部分的にエツチングされt部分やエツチング残部に
他の原子を部分的に原子層エピタキシャル法で墳めるこ
とも可能となる。
以上の如く、本発明による原子層エツチングは原子の大
きさの精度というlオーダーの高精度のエツチングを可
能とする効果がある。
【図面の簡単な説明】
B1図は本発明による原子−エツチングの反応過程を示
す模式図、第2図は本発明による部分原子層エツチング
の過程を示す模式図である。 1.11・・・基板 2.12・・・吸着層I2→ エ
   エ   エ  、2 第1図

Claims (1)

    【特許請求の範囲】
  1. 基板表面には反応性吸着層を形成し、紋吸着1′−を加
    熱あるいは光照射により基板の全面又Fi部分的に反応
    生成物を作成し、該反応生成物を除去することにより基
    板!!面の一原子層のみtエツチングすることt特命と
    する原子ノーエツチング法。
JP19786681A 1981-12-09 1981-12-09 原子層エツチング法 Granted JPS5898929A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19786681A JPS5898929A (ja) 1981-12-09 1981-12-09 原子層エツチング法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19786681A JPS5898929A (ja) 1981-12-09 1981-12-09 原子層エツチング法

Publications (2)

Publication Number Publication Date
JPS5898929A true JPS5898929A (ja) 1983-06-13
JPH0379862B2 JPH0379862B2 (ja) 1991-12-20

Family

ID=16381631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19786681A Granted JPS5898929A (ja) 1981-12-09 1981-12-09 原子層エツチング法

Country Status (1)

Country Link
JP (1) JPS5898929A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4678536A (en) * 1984-11-21 1987-07-07 Hitachi, Ltd. Method of photochemical surface treatment
EP0562848A2 (en) * 1992-03-27 1993-09-29 Hitachi, Ltd. Surface treating method
JP2005252186A (ja) * 2004-03-08 2005-09-15 Semiconductor Leading Edge Technologies Inc エッチング装置及びエッチング方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49390A (ja) * 1972-04-15 1974-01-05
JPS50130370A (ja) * 1974-04-01 1975-10-15

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49390A (ja) * 1972-04-15 1974-01-05
JPS50130370A (ja) * 1974-04-01 1975-10-15

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4678536A (en) * 1984-11-21 1987-07-07 Hitachi, Ltd. Method of photochemical surface treatment
EP0562848A2 (en) * 1992-03-27 1993-09-29 Hitachi, Ltd. Surface treating method
JP2005252186A (ja) * 2004-03-08 2005-09-15 Semiconductor Leading Edge Technologies Inc エッチング装置及びエッチング方法
JP4540368B2 (ja) * 2004-03-08 2010-09-08 富士通セミコンダクター株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0379862B2 (ja) 1991-12-20

Similar Documents

Publication Publication Date Title
JPH0340936B2 (ja)
US4456501A (en) Process for dislocation-free slot isolations in device fabrication
JPS5898929A (ja) 原子層エツチング法
JPS5847466B2 (ja) プラズマアッシング方法
JP3080860B2 (ja) ドライエッチング方法
JPS59162200A (ja) シリコン基板表面の清浄化法
JPS6013432B2 (ja) Al又はAl合金パタ−ンの形成方法
JPS6399535A (ja) 半導体装置の製造方法
JPS6137774B2 (ja)
US6177358B1 (en) Photo-stimulated etching of CaF2
JPS643840B2 (ja)
JPH03155621A (ja) ドライエッチング方法
JPH04360530A (ja) 多層レジスト法の中間層の除去方法
JPS58110044A (ja) パタ−ン形成方法
JPS58145131A (ja) クロム膜のドライエツチング方法
JPH0464225A (ja) 半導体装置の製造方法
JPH02183530A (ja) 半導体素子の作製方法
JPH0366656B2 (ja)
JPH05152276A (ja) 半導体装置の製造方法
JP2611496B2 (ja) 表面処理方法
JP2558765B2 (ja) 半導体装置の製造方法
JPH0456447B2 (ja)
JPS6390832A (ja) パタ−ン形成方法
JPH02294017A (ja) リソグラフィ法
JPH02152236A (ja) 配線の形成方法