JPS5896339A

JPS5896339A - データ通信方式

Info

Publication number: JPS5896339A
Application number: JP56194449A
Authority: JP
Inventors: Yukio Sato; 幸夫佐藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1981-12-04
Filing date: 1981-12-04
Publication date: 1983-06-08
Also published as: JPH048980B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は複写機本体とその付加装置との間で相互にデー
タの授受を行うデータ転送装置に間するものである・一般に、操作性を同上させ％複写品質を精緻に制御する
複写機においては、複写機本体とンータや入力センサな
どｔ備えた付加装置との閏で相互に各種のデータを授受
するデータ転送装置が必要である。この種の従来のデー
タ転送装置は、第１図に示すように、複写機本体ｌ／に
中央処理装置（ＣＰＵ　）　ｔｘ　、　　Ｉ１０コント
費−ｙ／Ｊ　、出力ドライバ／ｌ、入７Ｊインターフェ
イス／ｊ、ＣＰＵ用電源回路１４および付加装置用電源
回路ｎを有している・付加装置／ＩＫは、シーケンスコ
／）Ｗ−ｊ／？、入力インターツエイスＪＡ、出力ドラ
イバＩム、出力負荷ｎムおよび入カセンサＪｊＡｌ有し
ており、相互のデータ転送用に各種信号に応じた本数の
接続線からなる−例えばフラクトケーブルを使用してい
る。

複写機本体／／の入力インター７エイス／Ｊおよび付加
装置／Ｉｔ）入力インターツエイスＸムは、線量防止対
策として、第Ｊｌｌｌに示すように、フォトカブラを用
いて構成することもできる。しかし、いずれにしても転
送すべき信号のＳ＋＊が増すと、コネクタのビン数も増
えることｋなり・コネクタおよびケーブルが高価になる
ばかりでなく、装置の信頼性の劣化を招く原因となって
いる・また％為ニパーサルアシｙりｏｆスレシーバトラ
ンスイクｆｉ　ＣＵＡＲ’ｌ’　）と称し、伝送速寂が
１０Ｋ−ＪＫ（ピッ４フ秒）程直のシリアル転送ができ
るデータ転送装曹があるが、高価であり、汎用性はもっ
ているものの複写機本体とその付加装置との間のデータ
転送装置としては不向な点も多い。

そこで、複写機本体とその付加Ｍｔｒ１５に単線の伝送
路會接続してデータのシリアル転送ｔ−行う揚台は、そ
の伝送路が故障するとただちにデータ転送が不能になっ
てしまう欠点がある。

本発明の目的は、上述した欠点會除くために、複写機本
体とその付加′＠皺に゛、それぞれデータのシリアル転
送用マイクロコンピュータを備えると共に、複写機本体
とその付加装置との間に＠／の伝夛路と第２の伝送路と
ｔＴｇＪ替φ段を介して並設し、＃！／の伝送路が通話
不能の際には切替手段により＃４コの伝送路に切替える
ことにより、伝送路故障に際して４通話不能状ｍｖｃ解
消してシリアル転送音続行でき、かつ従来既存の複写機
にも容易に適用できるデータ転送装置を提供することに
あるＯ以下、図面を参照して、本発明について詳細に脱明する
。

１１ｉＪａｉｌないし綿１図および＃！７図は本発明に
よるデータ転送装置の主要部の一構成例を示し一第６図
は第５図のユニットの出力信号會示す。第３図と第ｑ図
において、Ｘは複写機本体用送受信部、〃は付加装置用
送受信部、１と３１はそれぞｎデルりの直並列変換およ
び並置列変換を行うデータ転送用マイクロコンピュータ
％ｕ　トＪ、？はマスター／スレーブ切換スイッチであ
り、このスイッチＵと３２のいずれか一方をオンまたは
オフにすることＫより、上述の送受信ＭＪまたはＸのい
ずれか一方會マスター側に、他會スレーブ側に切換える
ことができる。２３〜為および３３〜ムは増幅器である
・ｌとｎおよび２７Ａとｊ７Ａは出力するシリアルデジ
タルデータ（ｙｓ（周波数偏移）変調する送信ユニット
、Ｘと３１およびＪＡとＩＩ　Ａは入カデータｔ−ｙｓ
復調する受信ユニットである。すなわち、送信ユニット
ｌおよび！またはＥＡおよびｊ７Ａは、第１図および第
を図に示すように、人力信号を方形波のみとして周波数
の偏移変ＷＩＩＶｔ行うｙｓ変調回路からなり、スイッ
チ〃により人力信号であるシリアルデジタルデータのう
ちマーク部分とスペース部分を各々周波数／、とｆｓと
に切替えて変ＩＮを行う◎一方、受信ユニットＩおよび
３１またはＩＡおよびＲＡは、第７図に示すように、ｒ
Ｓ変ＬＰ？および波形整形回路ＷＳＣとｔ有する。

第参図において、ｊはマスター側の第１の送信ユニット
ｌとこれに並設した予備の第２の送信エニントＥ人との
間に設けた伝送路切替スイッチであり、Ｊ［ｌの送信ユ
ニット１が故障して通信不能となった際にその接点を切
替えてＳコの送信ユニットＩＡとマスター側マイクロコ
／ピユータ１のＲ／ボートのＯ”ビンのアンテナ端子Ａ
ＮＴ■とを接続させる。２？Ａは同様にマスター側のｗ
Ｉｌの受信ユニット１とこれに並設した予備の第１の受
信二二ン）！Ａとの間に設けた伝送路切替スイッチであ
り、ｊＨ／の受信ユニット１の通信不能時にその接点を
切替えることにより第２の受信ユニット２１Ａトマスタ
ー側マイクロコンピユータ１０Ｒ／ボートの＠ｌ″ビン
のアンテナ端子ＡＮＴ■とｔ！ｌ？Ｉ絖させる。

また、胛はスレーブ側の＃Ｉｌの送信ユニット７７とこ
れに並設した予備の第２の送信ユニット１７Ａとの間に
設けた伝送路切替スイッチであり、第１の送信二二ッ）
３７が故障して通信不能となつｆｃｌにその接点を切替
えてｗｉ２の送信二二ン）Ｊ７Ａとスレーブ側マイクロ
コンピュータ３１のＲ／ボートの′Ｏ”ビンのアンテナ
端子ＡＮ’ｌ’■とを接続させる。

Ｊ９Ａは同様にスレーブ側の第１の受信ユニン）ｆｆと
これに並設した予備の第コの受信ユニン）ｆｆムとの間
に設けた伝送路切替スイッチであり、＃！ｌの受信ユニ
ット１の通信不能時にその接点ｔ−切替えることにより
第コの受信ユニットガムとスレーブ側マイクロコンピュ
ータ３１のＲ／ボートの１７”ビンのアンテナ端子ＡＮ
Ｔ■とを接続させる。

〃および１１／Ａは複写機本体ｌ／からその付加装置／
１に供給されろ電源の電源供給線であり、この並設され
た電源供給縁ｐまたはダ／Ａのいずれか一方にＦＳ変調
した高周波データを重畳してデータのシリアル転送を行
う。すなわち、一方の電源供給４１　＃／は結合コンデ
ンサｕ２介してマスター側の第１の送信エニン）ｆｆと
受信ユニットｄとに接続すると同時に、他の結合コンデ
ンサａｔ−介してスリーブ側の纂／の送信ユニット１と
受信ユニット３Ｉとに接続する纂ｌのデータ伝送路を形
成する。他方の電源供給［／Ａは結合コンデンサ［ＡＩ
介してマスター側のＷＩ４２の送信ユニット２７人と受
信エニン）ｆｆＡとに接続すると同時に、他の結合コン
デンサダｊＡｔＰ介してスリーブ側の第１の送信エニン
）ｊ７Ａと受信ユニットＪＩＡとに接続する第λのデー
タ伝送路を形成する。従って、ｉｇ２の電源供給＊＃／
Ａは第１の通信口Ｈダ／が故障したときの予備のデータ
伝送路としての働きをする０なお、上述の結合コンデン
サｑとｑＡおよび４Ｉ３と１ｌｊＡにより、対応する電
源供給＠　＃／またはダｌＡと送受信ユニット１と１お
よび１とＵまたは２７Ａと２を人およびｊ７Ａと３ｇ人
とを高周波結合する。

第３図に図示する件は高周波成分を除去するフィルタ回
路であり・電源供給線〃および〆／Ａの電源に重畳され
た高周波成分をこのフィルタ回路件により除去してから
シーケンスコントローラ／９１ｃ電源を供給する。

次に、第１のデータ伝送路（電源供給＠　）　＃／を選
択した場合のかかるデータ転送装置の動作を説明する。

マスター側のマイクロコンピュータ〃のＲ／ボートの１
０″ビンから出力するデータをアンテナ端子ＡＮＴ■を
経て送信エニン）ｆｆに供給する。

送信エニン）ｆｆから出力するＦ８変調信号の高周波成
分をコンデンサ々會通して電源供給縁〃に重畳する。次
に、その高周波成分を電源供給！Ｉ＃／とコンデンサ４
ＩＪｔ−介してスレーブ側の受信ユニット３ｇに供給す
る・その受信エニン）ｆｆで復調したシリアルのデジタ
ルデータをスレーブ側のマイクロコンピュータＪ／　Ｏ
Ｒ／ボートの＠、ＩＩビンに供給する・更に説明すると、かかるデータ転送装置は・互換性のあ
る送受信部Ａｌｌ、３０’ｆ：、それぞれ複写機本体と
付加装置とに備えている・送受信ＷＪＪ、３１７）’！
。

１枚の１リント基板に、それぞれマイクロコンピュータ
１，３１とインターフェース回路を組込んだものである
。

マイクロコンピュータ２１．３１は、データの直並列変
換と並直列変換を行う機能を有しており、訃ボートに接
続したスイッチｎ、ｎでマスター／スレーブの設定を行
う、第μ−に図示の場合１家、複写機本体用送受信Ｗ６
〃のマイクロコンピュータＩがマスター、付加装置用送
受信ｓ３０のマイクロが供給されると、制御端子Ｒ１に
システムのイニシアライズのためにリセット信号が供給
され、また制御端子ｍｘ、ｘに発振振動子が＊＊され、
例えは２ＭＨｚのクロックＩ（ルスが発振される・とこ
ろで、マイクロコンピュータ２１．Ｊ／として＆家１例
えはＲＯＭ　（リードオンリメモリ）とＲＡＭ　（ラン
ダムアクセスメモリ）１に／チップに収容したマイクロ
プロセッサを適用することができる。

このデータ転送装置において、いま送受信部ｘの端子ｐ
／１３〜Ｐ／Ｊｌからなる入力端子ＩＮＩＫｖＩ写機本
体からデータが供給されると、そのデータ會増ａ器８．
２ヂが増幅し、Ｒコボート、Ｒ３ボートおよびにボート
の各端子を介し【、マイクロコンピュータ１が読み込み
、直列データに変換してボー）　Ｒ／からアンテナ端子
ＡＮ’ｌ’■、送信ユニットｌ。

結合コンデンサＮ、電源供給ツイン〃おヨヒ結合コ／デ
ンサ＄７　ＩＩ　を介して送受信ｓ３０へ伝送する。

この送受信Ｗ６ｘは、受信エニン）Ｘおよびアンテナ端
子ＡＮＴ■を介して、当該直列データを受信し・マイク
ロコンビエータＪ／　ｔ）　Ｒ／ボートに入力する。

マイクロコンピュータＪ／は、その直列データｔｐ＋び
並列データに変換し、ＯボートおよびＰボートの各端子
七介して増幅＊ｎａＪ＃に供給するーセして、増幅器Ｊ
Ｊ、７＃は、並列データを増幅して、端子Ｐ２０／〜Ｐ
２／２か、らなる出力端子ＯＵＴ　Ｊに転送する・同様にして、スレーブ側の送受信部３０が、マスター側
の送受信部〃ヘデータを伝送する場合には、付加装置が
端子Ｐ２／Ｊ〜１２２４ｋからなる入力端子ＩＮλに入
力するデータを、増幅器３ｓ、ｉｔ、マイクロコンピュ
ータ１１　、アンテナ端子ＡＮＴ■・送信ユニット！、
結合コンデンサｑ１電源供給２イン〃および結合コンデ
ンサｑ、受信ユニット１１アンテナ端子ＡＮ’ｌ’■、
マイクロコンピュータ１、増幅６ｇ、ｘをそれぞれ介し
て、端子Ｐ１０／　−ＰＩ／コからなる出力端子ＯＵＴ
　／に転送することができる。

この場合、マイクロコンピュータＪ／は、データの並置
列変換ｔ−行い、マイクロコンピュータ１は、デー、夕
の直並列変換を行う。このように、送受信部＃、　ｊ１
１７は、電源供給＠　＃７１に経由して双方向のデータ
転送を行うことができる。

第を図は第参図のデータ転送装置に適用するコミニュケ
ーションフォーマットの一例を示す。ただし、電源供給
＃Ｍ＃／の信号成分のみを示した−のであり、ＦＳｆ＃
Ｉ４された高周波成分そのものを示すものではない（＊
、１図参照）・マイクロコンピュータ’ｈ、３ｔは・図
示のように、ステップ■〜■のｌ／ステップを実行する
ことによって、ｌフレームのデータ転送を行うことがで
きる。ステップ■。

■においては、マスター側のマイクロコンピュータＩと
スレーブ側のマイクロコンピュータ３１が転送りロック
の同期制御を行う。そこで、マイクロコンピュータ〃は
、伝送ラインがオープンになっている状態であるステッ
プ◎から、ｌフレームのピントＯが１１”から１０”に
なることにより、ステップ■を開始し、’ｆ’ＡｓＫ／
とじてｒビットからなる周期ＴＭの転送りロックパルス
をマイクロコンピュータ１１へ伝送する。

この期間に、マイクロコンピュータＪＩは、０ピントの
立ち上りよりＴＡＳＫコを起動し、マスター側から送ら
れてくる転送りロックパルスの周ＩＪ４ＴＭをビットＯ
〜７のｔ回測定し、演算処理して転送りロック周期の平
均値Ｔ８　を求め、これｔステラ１■の段階でアンテナ
端子ＡＮＴ■を通してビットｔ〜／ｊでマイクロコンピ
ュータｌへ返送する−そして、マイクロコンビエータＩ
は、アンテナ端子ＡＮＴ■ｔｉｌして供給さｎた転送り
ロック周期ＴＭと平均値Ｔ８が等しいかどうかをチェッ
クする。

もし、’ｆ’Ｍ＋Ｔ８であれば、！イクロコンビエータ
Ｊ／　トのコミニュケーションはできないので、ステッ
プ■のピクトｌ≦でアンテナ端子ムＮＴ■ｔ−″Ｑ”に
して！イクロコンピエータＪ／に知らせることにより、
お互いの通信の不成立を詔−し合い、初期の状態からや
り直す・従って、ステツ１■で＠０”がない限りステッ
プ■に進めることができる・しかし、ＴＭ−Ｔ８であれ
ば、マイクロコンビエータ１は真のデータの開始点１決
めるため、ステップ■でビット／７ｔＰ＠Ｏ”にし、　
’ｌ”ＡｌＫ１の実行を開始する・マイクロコンピュー
タ１は、ステップ■におけるビット１７から転送りロッ
クの針数を開始する。従って、このピッ）／７の立ち下
りから転送のビットの周期が始まり、このビット１７か
らビット押まで各ビットの周期はＴＭ−Ｔ８である。

次のステップ■、■において、マイクロコンピュータ１
は’ｌ’Ａ８に、？　？！−実行し、まずピクトＩＩ〜
Ｂからなる１２ビツトのシリアルデータをアンテナ端子
ＡＮＴ■およびＡＮ’ｒ■を介してマイクロコンピュー
タ３１に転送し、次いでステラ１■のピント３１７〜Ｊ
２の３ビツトからなるチェックビットを伝送する。

このチェックビットのうち、ビット３θは偶数パリティ
ビットとしてもよいが、本実施例においては、前のビッ
トＺの補数ｔセクトするように＠０２とし、ビットｌと
ピントＸの区別を明確にしている。チェックビットにお
けるビットｉｔは、データの内容によってセントするも
のとし、本実施例においては１２ビツトのデータの第７
１１目のビットであるピントＢと同じ値である＠ｌ″ｔ
セクトする。ビット３２のチェックビットは、最終ビッ
トｔ−表わすために“Ｏ”にし、このビットｎの終了時
にｌ“にセントして、ビット３３ではアンテナ端子ＡＮ
Ｔ■會開放する。

マイクロコンビエータＩが、ステップ■〜■においてｓ
　ＴＡ８ＫＪを実行している期間に、マイクロコンビエ
ータ３１は転送されｔデー−′ｇｒ続み込むＴＡ８に４
’　ｔ−実行する。このようにして、マイクロコンピュ
ータ１は、送受信！Ｒ１ＸＪの端子Ｐ／／Ｊ〜Ｐ／コ蓼
にそれぞれ供給され声並列データを直列データに変換し
て・アンテナ端子ＡＮＴ■を介して電源供給ｉＩ＃／に
送出し、マイクはコンピュータ３１は、アンテナ端子Ａ
ＮＴ■を介してその直列データ會受信し、再び並列デー
タに変換して、送受信Ｗ６３０の端子ＰＪ（７７〜１２
／２　Ｋそれぞれ供給する・従って、送受信ｓＪの入力
端子ＩＮ／　Ｋおける端子Ｐ／／Ｊ〜Ｐ／２ダに供給さ
れたデータは、送受信ｓＭの出力端子ＯＵ’ｌ’コの対
応する端子ｐ２０／〜Ｐλｌコにそれぞれ分配されるこ
とになる。

ところで、ステップ■においては、マイクロコンピュー
タ１．３）が、送受信モードを切換えデータの伝送方間
を変える準ｌｌｔ行う。そして、ステップ■ではスレー
ブ側のマイクロコンビ二一タＪ／が、データの送信を開
始するため、ピントＭｆｌＩＯ″にセントするとともに
、転送りロングのｔｔｈ會始める。マイクロコンピュー
タ３１は、既にステップ■、■において転送りロングの
同期をとっているので、ステップ■において転送りロン
グ周期ＴＭで７２ピントの７リアルデータ（ビット３３
〜％）會アンテナ端子ＡＮＴ■から送信エニン）７７で
Ｆ８ｆ調し、結合コンデンサ０を通して送出し、マイク
ロコンピュータｌＫＭ次伝送することができる。

また、ステップ０において、マイクロコンピユーＩｔ　
３１は、ステツ１■の要領で３ビツトのチェックビット
（ビットＪ７〜３９）ｔマイクロコンピュータｌに送出
する。かくして、マイクロコンピュータＪ／が、データ
を送信する’ｉ’Ａ８ＫＪ　ｔ−実行している期間に、
マイクロコンピュータｌは、そのデータを受信する’Ｉ
’Ａ８に４Ｃ′ｔ−実行する。従って、送受信部Ｘの入
力端子ＩＮコにおける端子Ｐコ／３〜Ｐコ２４１−に供
給されたデータを、送受信部Ｘの出力端子ＯＵＴ　／の
対応する端子Ｐ１０／　−Ｐ／／２にそれぞれ供給する
ことができる。ステップ■においては、マイクロコンピ
ュータＪ／、ＪＩとも、アンテナ端子ＡＮＴ■會オープ
ン状態にして、次のデータ転送ｔ−行うフレームのステ
ップ■の開始を待つ’Ｉ’Ａ８ＫＯとなる。

第９１図はマイクロコンピュータ２１．．３／における
要部の構成を示すブロック図である。マイクロコンピュ
ータ１．３／は、それぞれ制御紀憶都ｓｉ　。

ＲＡＭ　（ランダムアクセスメモリ）部！コ、演算論理
ユニットｊ３およびアキニームレータｒｅ　２有してい
る。ここで、制御記憶ｉ１ｓ　！ｉ　ＯＲＯＭ　（リー
ドオンリメモリ）は、マイクロ命令とデータの転送りロ
ング周期などの制御に必要な情報ｔ−配憶している。デ
コーダＤＣＲは、　ｉＬＯＭから読み出されたデータの
解Ｒｔ−行い、７０グツムカウンタＰＣは、）ＬＯＭの
アドレスｔＮ足する。また、スタツク８ＴＫは、例えば
ＬＩＦＯＬラストインファーストアウト）の形式で使用
さｊＬる一連のレジスタである。

次に、ＲＡＭ　＠　ｊλは複数のメモリ領域からなり、
そのアドレスはＸ、Ｙアドレスレジスタが指定する。Ｉ
ｌＩ数のメモリ領域のうち、ＲＡＭ　／は入力端子ＩＮ
／あるいは人力端子ＩＮコに供給されるデータを記憶し
・ＲＡＭ　Ｊは出力端子ＯＵＴ　／あるいは出力端子Ｏ
Ｕ’ｌ’λに供給するデータを記憶する・そして、ＲＡ
Ｍ　ｊは、アンテナ端子ＡＮＴ■會介して、相手側コン
ピュータからＲ／ボートに伝送されてくるシリアル入力
データの格納を行うメモリ領域である。

この他に、ＲＡＭ部ｊｌには、タイマ割り込みがあると
＋ｌだけインクレメントする餉込カウンタ、転送りロク
ク周期ＴＭｔ紀憶するメモリ領域・測定した転送りｏ　
ｙ　／　ＰＩａ期’Ｉ’Ｓ　ｆ記憶するメモリ領域およ
び入出力データの管理番−＠１に記憶するメモリ領域な
どがある。

次に、９１０図のメインプログラムのフローチャートと
、ｌｌ、１１図ないし第ｎ図のサブルーチンのフロー？
−？−トを参照して、このデータ転送装置の動作金更に
詳細に銃側する。

マイクロコンピュータ１．３１において、電源が供給さ
れ、リセット信号によってイニシアライズが行われると
、第７０図に示すメインプログラムが開始される。まず
、ステップｔ、／でＲＡＭのクリアが行われ、次のステ
ラフ４コにおいてサブルーチン″ＩＯＤＡＴＡ　１カ実
ｆｆされる。このサブルーチン”　ＩＯＤＡＴＡ　’は
、それぞれマイメロコンピュータ２／、Ｊ／が、入力端
子ＩＮ／、ＩＮコの入力情報ｉ　ＲＡＭ１に読み込み、
出力端子ＯＵＴ　／　、　ＯＵ’ｆ’　２にＲＡＭコか
ら読み出した出力情報上供給するルーテンである。

ステップ６３では、ＲＡＭに転送りロング周期ＴＭがセ
ットされ・割込カウンタが起動される。転送りロック周
期ＴＭは、前述したように、ＲＯＭに書き込まれており
、データのシリアル伝送速度をきめるものである。割込
カウンタは、タイマ割込みが発生するたびに・その内容
を＋ｌだけインクレメントする。

ステップＡＲにおいては、マイクロコンピュータ２／、
Ｊｌが、それぞれマスターかスレーブか全判断する。そ
して、マイクロコンピュータ１がマスター、マイクロコ
ンピュータＪ／　カスレープであるから、次のステップ
へ移り、それぞれステップ６蓼でサブルーチン＠？Ａ８
Ｋｚ”、ステラ７ｊ６でサブルーチン”ＴＡ８Ｌ２”を
実行する・従って、マイクロコンピュータ１は、まず周
期ＴＭでビット０からビット７までのｔピクト會使用し
て転送りロックパルスを伝送ラインに送出し、マイクロ
コンピュータ３１は・その転送り口７り周期を測定する
ｔ”ａｒ図のステップ■参照〕・次いで、マイクロコン
ピュータ３１カ、測定した転送りフラグ周期Ｔ８にもと
づいて、ビットｔからピントｔＳにわたつて転速クロン
クバルス會返送し、マイクロコンピュータＩがその転送
りロックを受信する（第を図のステップ■参照）。

このようにして、マイクロコンピュータ１．Ｊｌは、転
送りロック周期の同期制御を行い、その結果クロック周
期ＴＭ　−Ｔ８であれば、相互のコイニュケーションが
できる。その判足はステップ≦７のサブルーチン”　Ｅ
ＲＲＯＲ”で行われ、クロクク周期ＴＭ＼Ｔ８となると
、エラーフラグレジスタに＠ｌ”が入力される。このエ
ラーフラグが＠ｌ″かどうかは、ステップｔｔにおい【
マイクロコンピュータ１が判断し、もしエラーフラグが
１１°であれは、ステップ１？に移ってエラーフラグレ
ジスタをリセットすると同時に、次のステラ１ｔデーｌ
でＲＡＭのＴＭカウンタｔ　＠　＋ｔ″増加し、ステラ
１４？−２でＴＭカウンタの値が所足の回数に達してい
なければステラ１６２に戻るが、エラーフラグがＱ”で
あれば次のステップ７０にコントロール管移す。このＴ
Ｍカウンタは通信の不成立した回数を示しており、この
回数か所足の回数に達した場合は、ステップ６ター３で
第１伝送路Ｖが通信不能と判足し、伝送路切替フラグセ
ットを′″ｌ”にセットすると同時に伝送路切替スイッ
チｌとｎおよびＺムとｙＡとｔそれらの接点■側に倒し
て第１伝送路＃／Ａとマイクロコンピュータ１および３
１とｔ接続する。次にステップ４２に戻る。

ここで、エラーフラグが１１＠になれば、第を図のステ
ップ■で示したように、マイクロコンピュータｌは、伝
送ライηピＯ１１に落して、マイクロコンピュータ３ノ
に知らせる拳ただし、マイクロコンピュータ３１で異常
が生じて、転送りフラグ周期の測定不能の場合にも、サ
ブルーチン”　ＩＩＲＲＯＲ”で検出され、エラーフラ
グレジスタが＠ｌ″となり、やはり伝送ラインは＠０′
ｍとなる。

さて、ステラ１７Ｑにおいては、マイクロコンピュータ
１．３１が再びマスターかスレーブか全判断し、マスタ
ー側のマイクロコンピュータ１は、サブルーチン”　Ｔ
Ａ８ＫＪ”、　　＠ＴＡ８に参ｌｌ會ステップ７１．７
コで実行し、これと同時にスレーブ側のマイクロコンピ
ュータＪ／　ハ、サプルーテｙ　”　ＴＡ８に＄’ｔ”
　ＴＡＳＫＪ”會ステッ１７７．７４Ａで実行する。す
なわち、マイクロコンピュータ１が、まず第を図のステ
ツ１■において伝送ラインｔ＠Ｑ”にし１次いで同図の
ステップ■、■を行って、ピントｌｌ〜１で１２ビツト
のシリアルデータを転送し、ピントｘ〜Ｊ２で３ピント
のチェ７クピントを転送する。このトキ、マイクロコン
ピュータ３１は、ステップ■でデータの受信動作に入り
、ステップ■、■で７２ピントのシリアルデータと３ビ
ツトのチェックピントを読み込む。

このようにして、マイクロコンピュータＩがナブル−テ
ン”　’ｆ’Ａ８ＫＪ　”　ｌ実行し、マイクロコンピ
ュータ３１がサブルーチン”　ＴＡ８に４Ｃ’を実行す
る。

そして、Ｈｒ−のステラ１■で伝送フィンがオープンに
されたのち、今度はマイクロコンビエータ３１がピクト
Ｊ＃〜〃にわたってデータ伝送１含むステップ■〜■の
サブルーチン５ＴＡ８ＫＪ”を実行し、同時にマイクロ
コンピュータ１はサブルーチン＠ＴＡｇＫ４！”を実行
する。マイクロコンビエータ１゜７／が、ステップ７２
．７藝においてそれぞれサブル−テン”　ＴＡ８に４’
”、　　＠’Ｉ’Ａ８ＫＪ”を終了すると、次のデータ
転送のために、コントロールはステップ６コに移される
・メイン１０グラムのステップは上述の通りであるが、次
にその各サブルーチンについて順次説明する。

まず、サブルーチン＠ＩＯＤＡＴＡ”においては、マイ
クロコンピュータｌ／、Ｊ／が、データ管理番号θ〜／
Ｉに従って、入力データｔ−ＲＡＭ　／に取り込み、Ｒ
ＡＭコから出力データｔ−読み出す動作が行われる。

そこで、＠／／図のフローチャートに示しているように
、サブルーチン＠ＩＯＤＡ’ｆ’Ａ　’″がコールされ
ると、ステップｔｌでデータ管理番号のクリアが行われ
、ステ７”７！２〜ｒ６でＲＡＭ　／に入力データが取
り込まれ、ステップ１７で再び管理番号のクリアが行わ
れたのち、ステップｉｔ−タコでＲＡＭコから出力デー
タが読み出されるＯすなわちｔステングｔコでは、例え
ば複写機本体用送受信Ｗ６〃（第３図）の入力端子Ｐ１
１３〜Ｐ／Ｊμにそれぞれ割り付けられたデータ管理番
号″Ｏ′″〜”　ｌ／　”に応じて、入力データのチェ
ックが実行される。そして、例えばデータ管理番号“Ｑ
“の入力端子Ｐ／／Ｊのデータが＠、ＩＩか１０”かに
よって、ステ７７１３もしくはステップｔμに分肢され
、データ管理番号＠Ｏ。

に相当するＲＡＭ　／のロケーションに当該入力データ
が書き込まれる。

次のステップｔ！においては、データ管理番号が＋ｌた
け増加（インクレメント〕され、データ管理番号は１σ
”から＠どになるから、ステップ！乙で管理番号が＠１
２”かどうかのチェックは１ＮＯ”となり、ステップｒ
２にコントロールが戻される。

同様にして、データ管理番号に従って入力データがＲＡ
Ｍ　／に取り込まれ、データ管理番号が＠１２２になる
と、ステップを乙のチェックが１ＹΣ８１′となるから
、コントロールがステップｒ７に移される。ステップｉ
ｔ〜タコにおいては、データ管理番号に応じてＲＡＭコ
から読み出された出力データが、例えば送受信部Ｘの出
力端子Ｐ１０／　−ＰＩ／λに経配されるが、そのコン
トロールはステップｒ２〜ｒ６と実質的に同じであるか
ら、そのＩ５！ＢＡを省略する。

メイン１０グラムのステップ６３においては、既述した
ように、ＲＡＭに転送りフック周期１がセットされると
ともに、割込カウンタがイネーブルにされる・この割込
カウンタは、タイ！−割り込みがあると、第１２図の割
り込みルーチンがコールされ、ステップ１０／　−１０
！が実行されることになる。すなわち、＃Ｒ９込みがあ
るたびに、割込カウンタの内容がインクレメントされ、
割込カウンタがオーバフローｔすると、エラーフラグレ
ジスタがセントされることになる。

マイクロコンピュータ１は、メイン１０グラムのステッ
プ６！で、サブルーチン＠ＴＡＳＫ／”全実行する。第
１３図ないし第１４図は、そのサブルーチン＠ＴＡＳＫ
／”の７μｍチャートである一すブルーチン＠ＴＡ８に
／″を実行することによって、マイクロコンピュータｌ
は、アンテナ端子ＡＮＴ■を介して伝送ラインに＠θ′
″と１１″の繰り返しからなる周期ＴＭの転送りロクク
パルスを送出したのち、マイクロコンピュータＪ／から
返送されてくる転送りフックパルスの周期Ｔ８　ｋ測定
する。ビットＯ〜７からなるｔピントの転送りフックパ
ルスは、ステップｔｏＱＬ〜ｌλＱにおいて、アンテナ
端子ＡＮ’ｆ’■のセントとサブルーチン”　ＣＮＴ　
ＣＬＲ”　ｔ−交互に行うことによってなされる＠ここで、サブルーチン’　ＣＮ’ｌ’　ＣＬＲ”は、第
１＃図に示しているように、ステンプノ３μ、　／Ｊ！
からなり、割込カウンタのクリアと、割込カウンタの内
容と周期ＴＭ　（ＲＡＭにセクトされている）の一致會
テエンクすることにより、転送りロンク周期’ｌ’Ｍｌ
一定にする制御をしている◎サブルーチン＠ＴＡＳＫ／
　’のステップ／ｌ／　％　／２１においては、スレー
ブ側のマイクロ１０センサＪ／が返送するｔピントの転
送りフックパルスの周期Ｔ８を測定するため、マスター
側のマイクロプロセッサＩはサブルーチン１■Ａ８ＵＲ
Ｎ　Ｏ”　、　”麻Ａ８ＵＲ１１ｍ１交互に実行する。

第１Ｓ図はサブルーチン＠■Ａ８ＵＲ’Ｅ　ｏ″のフロ
ーチャートであり、ステップ／３６でエラーフックレジ
スタの内容のチェックがなされ、１１”であればリター
ンとなるが、＠Ｏ”であればステップ／１７で割込カウ
ンタのクリアが行われる・次に、ステラ７　／Ｊｒでア
ンテナ端子ＡＮＴ■が１１”か否かのチェックがなされ
るが、アンテナ端子ＡＮＴ■は個期値が＠１１となって
いるようにあらかじめフォーマントができているので、
ステツ７／Ｊりに逸み割込カウンタの内容が転送りロッ
ク周期ＴＭの２倍か否かのチェックが行われ、割込カウ
ンタの内容が２Ｘ　ＴＭ以下であればコントロールは上
述のステツ７　／、！ｒ　Ｋ戻される。従って、アンテ
ナ端子ＡＮＴ■が＠ｌ′から１０”に落ちるまでの周期
ＴＢ内では、コントロールはステツ７　／ＩＩ→ステン
７’　／７５’→ステップ／３１→ステップ１３り→・
・・・・・とループし、繰り返しを行っている。しかし
、ある時点でアンテナ端子ＡＮＴ■に°Ｑ“が伝送され
て、アンテナ端子ＡＮ’Ｉ’■は１０”に落ちる。その
ときには、ステラ１ｉａｏＫａみ、割込カウンタの内容
を個足りロクク周期Ｔ８としてＲＡＭの該当領域にスト
アし、これによりアンテナ端子ムＮＴ■が＠ｌ”となっ
ている周期Ｔ８が測定できる。

また、上述のようにステップ／３１→ステツプ１３９１
→ステツ１１３１→ステツフ／３９・・・・・・とルー
プしている最中にも割込ルーチンは非同期にかかつてお
り、その都度、割込カウンタがインクレメントされてい
るが、いつまでもアンテナ端子ＡＮＴ■が＠θ″に落ち
ない場合は、割込カウンタもいずれλＸ　ＴＭというカ
ウント値を計数してしまう。これば、コミニュケーショ
ンの失敗を示しているので、ステップｔＵｔでエラーフ
ラグレジスタにエラーフラグのセットを行い、コントロ
ールはメインツーログラムにリターンされる。ただし、
ピントｔの測定に限り、アンテナ端子ＡＮＴ■の１１′
から１０”への立ち下りだけを検出するだけの動作とな
るので、ｆ７Ｂ足結果は採用されない。

ｉブルーテン１冨Ａ８ＵＲ１／　’は、第７６図に示し
ているように、ステップ／＃Ｊ　、　／４ＡＪの分肢条
件が逆になっているほかは、サブルーチン”　ＭＩＡ８
Ｕ）１．１０″と同じである。

かくして、ビットｒ〜ｌ＃のｔビットからなる返送りロ
ック周期の測定が行われると、サブルーチン＠ＴＡ８に
／　”のステングｌコデで割込カウンタのクリアが実行
され、次のステラ７／Ｊθで再度エラーフラグレジスタ
のチェックが行われる。その結果、工２−フラグレジス
タの内容が１１“であればコントロールはメインプログ
ラムへリターンされるが、その内容が＠０”であれはス
テツ７　／３／に移される◎ステップ　／Ｊ／において
は、１１１定クロック周期Ｔ８の平均値の演算が実行さ
れるが、ここでは多数決によってその近似値計算を行っ
て測定クロック周期Ｔ８の平均値とし、ステク７／Ｊコ
で既に障Ｍに記憶されている転送りロックＴＭが書き換
えられる０次のステラ１１３３では、割込カウンタの内
容と転送りロックＴＭの比較が行われ、それらが一致す
るまで割込カウンタは計数を続け、−散した時点でコン
トロールはメイン１０グ２ムにリターンされる。

上述したサブルーチン“’１’Ａ３Ｋ１”と並行して、
スレーフ側のマイクロコンピュータＪ／は、ｔ−ｊルー
テン“”Ｉ’Ａ８ＫＪ”を実行する。第ｎ図はそのフロ
ーチャート含水し友ものであり、ここでマスター側から
送出された転送りロックパルスの周期ＴＭの測定とその
測定結果の処理を行うステップｉｅｊ〜／１７は、サブ
ルーチン＠ＴＡ８に／”のステンプｌコ／　−／ＪＪと
はぼ同じであり、また測定転送りロック周期にもとづい
て、クロックパルスをマスター側に返送するステツｙｔ
ｚｒ〜／７７も、サブルーチン”　ＴＡ８に／″のステ
ップｉｏμ〜／２０とほぼ同じである。ただし、ビット
Ｑの転送りロック周期ＴＭについては、アンテナ端子Ａ
ＮＴ■の立ち下りを検出するだけなので、測定値その−
のは意味がない。ま九、ピント６の転送りロックＴＭの
測定が終了した後、ピクト７は＠ｌ”であるから、ステ
ップｌｊＪではその立ち上りで斬込みカウンタがクリア
される・従って、転送りロック周期ＴＭの測定は１ビツ
トＯ〜基について行われ、ビット７０期間にステラ７／
１１〜／１７が実行される。

なお、ステップｌ藝！〜ｌｊコにおけるサブルーチン”
　ＭＩＡ８ＵＲＩ　Ｏ”　、　＠■Ａ８皿１／”は、第
１５−および第１４図に示したフローチャートのステツ
１からなり、ステップ／１１−　／７７におけるサブル
ーチン＠ＣＴＲＣＬＲ”は纂ｌヂ図に示したフローテヤ
ートのステップからなる。

第１１図はメインプログラムにおけるステップ６７のサ
ブルーチン＠ＩＲＲＯＲ”の７μｍチャートである。こ
のサブルーチン”　ＩＲＲＯＲ″は、マイクロコンピュ
ータ１，３１がそれぞれ”　ＴＡ８に／　”　。

”　’Ｉ’Ａ８にλ”會終了した後で実行される奄ので
、コミニュケーションフォーマントのピクト／４　（第
１図のステア１■）の値をきめるルーチンである。

第／ｌ−のフローチャートを参照すると・ステップ／７
１７で割込カウンタのクリアが行われ、ステップ１７ｊ
で割込カウンタの内容と転送りロング周期ＴＭが一致し
ているかどうかの比較がなされたあと、それらが一致し
ていれば次のステア７　／７４で転送りロングの同期が
とれたことを示すためにアンテナ端子ＡＮＴ■が°ｌ”
にされる、しかし、それらが一致してぃたけれは、エラ
ー７２グレジスタが１１”にセクトされているかどうか
がステップ／７７でチェックされる・その結果、工２−
フラグが“ｌ”であればステップ／７１においてアンテ
ナ端子ＡＮＴ■がＯ“にされたのち、コントロールはス
テア７　／７１に戻される・しかし、工２−フックがＯ
″であれば、ステップ１７デでアンテナ端子ＡＮＴ■が
＠１１にセントされ、ステア７　／１０で杏びアンテナ
端子ＡＮＴ■が＠ｌ′″かどうかのチェックが行われる
。その理由は、マスター側あるいはスレーブ側で、異常
を示すためにアンテナ端子ＡＮＴ■がいつでも１Ｑ”に
される可能性があり、それをチェックする必要があるか
らである。

ステップｔｒｏにおいてアンテナ端子ＡＮ’ｌ”■が＠
、ｍであれば、コントロールはステッグ／７ｊｔｆニー
１ｉされるが、そうでなければステップ／１／でエラー
フラグレジスタｌ＠／”にセットしてステア’１１７１
にコント０−ルが戻される。このように賃ブルーテン”
　ＥＲＲＯＲ”においては、サブルーチン”ｆ’Ａ３Ｋ
１”、　　”　ＴＡ８に、２″で工２−フ２グレジスタ
がセクトされたかどうかがチェックされ、もしそのエラ
ーフラグが１１”にセクトされていれば、アンテナ端子
ＡＮＴ■が１１Ｏ１′にセントされる・また、工２−フ
ラダが１１”にセットされていない場合には、相中方の
工２−送出が検知され、相弔方がエラーのためアンテナ
端子層！■がｏ”にセットされていれば、工２−フラグ
レジスタｔ−’″／′″にセットして、ビット／４が終
了するまで待って割込カウンタの内容と転送りロング周
期ＴＭが一致した時点でアンテナ端子ＡＮ’ｌ”■’ｌ
ｉ−＠／’″にセクトしてメイングログラムにリターン
するというステップが実行される。

第１デ図および第Ｘ図はメインプログラムのステア７７
／のサブルーチン１Ｔム８に３　”のフローチャートで
ある・マスター側のマイクロコンピュータ〃は、このサ
ブルーチン＠ＴＡ８ＫＪ″において、スレーブ側のマイ
クロコンピュータＪ／にデータを転送する。第１９図の
フローチャートｔ＃照すると、ステング／ｌコ、　／Ｉ
Ｊでアンテナ端子ＡＮデ■の１ｏ”セットとサブルーチ
ン“Ｃ’ｌ’Ｎ　ＣＬＲ”が行われて、ピント１７の＠
Ｏ”が送出される。次のステップｉｔ弘においては、ピ
クト／１〜２からなる１２ビツトのデータ転送が行われ
るが、第１図はそのサブルーチン”　１）ＡＴＡ　ＯＵ
’Ｉ’″のフローチャートである。既にメイン１０グフ
ムのステップ≦２において、ＲＡＭ１には転送すべきデ
ータがストアされているので、サブルーチン”　ＤＡＴ
Ａ　ＯＵＴ″ではデータ管理番号に従ってそのデータの
読み出しとシリアル転送が行われる・第Ｘ図に示してい
るように、ステップ／９６でデータ管理番号がクリアさ
れ、ステア１／９７〜１２りで所足のデータ管理番号に
対応したＲＡＭ　／のロケーションにストアされている
データを読み出し、次いでそのデータが＠Ｏ”か＠ｌ”
かによってアンテナ端子層！■が１０”か′″ｌ”かに
セットされる。

そして、割り当てられたＩピクトの期間の制御が、ステ
ア１コ００のサブルーチン＠ＣＮ’ｌ”　ＣＬＩＬ　”
（第１り図参照〕によって行われたのち、ステア１コｏ
ｉｙｃｕいてデータ管理番号がインクレメントされる−
次いで、データ管理番号″０２〜＠／／″に相当するデ
ータの転送が終了すると、ステア１コ０λでそれが検出
されるから、サブルーチン”　ＤＡＴＡＯＵＴ　”の実
行が完了し、サブルーチン”　’１”Ａ８Ｋｊ″のステ
ア７　ｉｔｓにコントロールが移される・前述したよう
に、チェックビットはビット〃〜３２０３ビットからな
り、ステア７　ｉｔｓ　５−ｔｒｙはチェックビットの
第１ピクトであるピクトＸの値をきめるための吃のであ
る。ステップ／１１でピクト１が′″ｌ′″かどうかが
チェックされ、″ｌ”であればステンプｌｔ乙において
アンテナ端子ＡＮＴ■が＠Ｏ”にセントされｓ　”０”
であればステップ／１７でアンテナ端子ＡＮＴ■が＠　
ｔ　Ｉｔにセントされる。ここで、ステップ／ＩＩのサ
ブルーチン＠ＣＮ’ｆ’　ＣＬＲ”は、ステツ７　ｉｔ
＠と同様に、／ピクトの転送期間を制御するサブルーチ
ンである。

チェックビットのｌｌ！２ビットに関するステップ／１
９〜ｔタコは、ステップ／ＩＩ〜ｌｒｔとほぼ同じであ
るが、ピントＢの値をそのままピント３１の値とするル
ーチンが実行される・ステングｌデＪでアンテナ端子Ａ
ＮＴ■が＠Ｑ“にセットされ、ステップｌり参でサブル
ーチン”　ＣＮＴ　ＣＬＲ’が実行されると、チェック
ビットの第３ピントであるビットｎが伝送ラインに送出
ｊＱる。サブルーチン′″ＴＡ８ＫＪ″の［１ステン１
／９！においては、アンテナ端子ＡＮ’Ｉ’■が“／″
にセットされる。

第１図および第〃囚はメインプログラムのステップ７λ
におけるサブルーチン”　ＴＡ８に４Ｌ”のフローチャ
ートである。このサブルーチン″ＴＡＳＫ蓼”では、ス
レーブ側から転送されたシリアルデータを受信してＲＡ
Ｍ　Ｊにストアしておき、当該データの転送ミスがない
かどうかをチェックしたのち、転送イスがなければＦＬ
ＡＸ　ＪにストアしたデータをＲＡＭλに転送するステ
ップが実行される。

第１図のフローチャートを参照すると、まずステップ２
０３において割込カウンタのクリアが行われ、ステップ
コＯｕ　、コＯｊでそれぞれ割込カウンタの内容が転送
りロンク周期預の２倍に一致するかどうかおよびアンテ
ナ端子ＡＮ’ｌ’■カ＠ｌ”にセクトされているかどう
かのチェックがなされる。転送りロック周期ＴＭの２倍
になっても、スレーブ側がデータ転送を開始しない場合
〜つまりアンテナ端子ＡＮＴ［相］が６０”に落ちない
場合には、！スター側のマイクロコンピュータ１は何鳴
せずにコントロールをメインプログラムにリターンして
しまう。このように、スレーブ側からデータ転送がない
場合には、ＲＡＭ　ＪからＲＡＭ　Ｊに入力データの転
送は行われたい〇しかし、ステップ２０！において、アンテナ端子ＡＮＴ
■が＠０″になっていることが検知されると、その時点
から転送周期がスタートし、ステップ２０＆でサブルー
チン＠ＣＮ’ｌ’　ＣＬＲ”が実行される。

そして、ピント３＃に相当する期間が経過すると、転送
されたデータの取り込みに入るが・転送りロック周期Ｔ
Ｍの中間点でデータのサンプリングｔするために、ステ
ップ２０７においてそのタイミングが調整されてから、
ステンプコＯ１ｒのサブルーチン“ＤＡ’［’Ａ　ＩＮ
　’″が実行されるＯこのサブルーチン＠ＤＡＴＡ　Ｉ
Ｎ″は、第〃図に示すように、データ管理番号に従って
、１ｔＡＭ　ｊに入力データが読み込まれろステップコ
コμ〜２３θからなる。

そこで、ステップλλ≠では、データ管理番号のクリア
が行われ、ステップ２コ！〜２２７にお−てはアンテナ
端子ＡＮＴ■に転送されたデータが所定のデータ管理番
号によってぎめられたＲＡＭ　Ｊのロケーションにスト
アされる。次のステップコ２１ではサブルーチン“ＣＮ
Ｔ　ＣＬａ　”が実行されることにより、転送りロック
周期ＴＭに相当する期間の制御が行われ、さらにステッ
プ２２？においてデータ管理番号がインクレメント（十
ｌ）される。そして、ステップ２ＪＯではデータ管理番
号が１１２′になったかどうかのチェックが行われ、′
／２”に満たなければステンプコλｊにコントロールが
戻され・＠／２”になればサブルーチン＠ＴＡ８にμｍ
に移されるＯこのとき、サブルーチン″″’ｆ’Ａ８に４＆　”にお
（Ｓてはビン）４Ｎ７（第ｒ図参照）の中間点でサンプ
リングが行われ、このピクトげは３ピントのチェックビ
ットの第１ビツトであり、その値はビットらの値と補数
関係にセクトされている。従って、ステップコ０９〜コ
１３では、そのチェックが行われ１まずステップココヂ
でピント４が＠０＠であれば、ステップ２１０でピント
侮が＠、ＩＩであるかどうかかチェックされる０その結
果、ビン）Ｎが１０”であれば、ピントＣの値と補数関
係にないので、ステップココではチェックミスフラグレ
ジスタがセントされ、次いでコントロールはステラ１コ
１３のサブル−テン”　ＣＮＴ　ＣＬＲ’に移される。

しかし、ビット％が＠ｌ”であれば、コント四−ルはそ
のままステンプコ１３に移さｎることになる。また、ピ
クト舒が”ｌ“でピント６が＠ｌ”の場合にも、ステッ
プ２０９．２／／で検知され、フラグレジスタがセント
されるが、ビット〃が＠１１でピント％が１０″であれ
は、コントロールはステップ２Ｑり、コ／／からそのま
まステップコ／Ｊに移される。

次のステツ１２／μ〜２／ｒにおいては、チェックビッ
トの第λピントであるピントｑとピント侵が同値かどう
かのチェックが行われる。さらに、ステップ２１デでチ
ェックビットの＃ｇＪビットであるとント稈が１パかど
うかチェックされ、＠ｌ”であれば−チェックミスフラ
グレジスタがステップ２コＯにおいてセントされるが、
１０ｍであればコントロールはステツ７２Ｊ／　ｉｃ移
される。最後にステツ１２２１では、チェックミスフラ
グレジスタが１１”かどうかが餉べられ、データ転送に
際して誤りがないかどうかがチェックされる。そして、
チェックばスフラグレジスタが１１′″でなければ障Ｘ
ＪのデータがＲＡＭＪに書き込まれるが、“０“であれ
ばチェックばスフラグレジスタのリセツトが行われたの
ち、コントロールはメイングログ２ムに戻されることに
なり、ＲＡＭＪにはＲＡＭ　Ｊのデータの書き込みは実
行されない。ところで、帛／９融ないし第ｎ図を参照し
て、主としてマスター側のサグルーテン”　ＴＡＳＫＪ
″、　　＠’Ｉ’ＡＳＫ弘′を説明したが、スレーブ側
のサブルーチン”　’Ｉ’Ａ８に≠”（メイン１０グ２
ムのステップ７３）　、　　＠ＴＡＳＫＪ”（メイン１
０グツムのステツ７７４ｃ）についてもほぼ同様である
からその説明を省略する。

次に、第１伝送路ダ／が通信不良または不能になったと
きの第２伝送路＃／Ａへの切替えについて説明すると、
上述のように、第１０図のステップ６デーｌで通信（″
：１イニエケーシ目ン）の不成立の回数はＲＡＭのＴＭ
カウンタにメ毫りするので、ステップ６デーコでそのカ
ウンタ値が所定数に達したら第１伝送路１／が通信不良
または不能（ダウン）と判断して、ステップ６デーＪで
伝送路切替フラグセントＱ　”／”にセットすると同時
に、１ｇ４Ａ図示の伝送路切替スイツチ１と２９Ａおよ
び〃とｊ？Ａｔ−それらの接点■側に倒す。そのため、
第参図に示すように、複写機本体用送受信部Ｘにおいて
は、送信ユニット１および受信ユニット１から予備の送
信ユニットｌＡおよび受信エニク）ｆｆＡに切替り、そ
れに伴ってＭ／伝送路＃ｌから第１伝送路１／　Ａに切
替る。同様に、付加装皺用送受信部〃においても、送受
信ユニット１および３１は予備の送受信ユニットｆｆＡ
および３１　Ａ　Ｋ　ｇＪ替わり、第２伝送路ダ１Ａｔ
−通じてデータ転送を再−する。

以上説明したように、本発明によれば、複写機本体とそ
の付加装置間にｌｆ、ｔと第コの伝送路會並設して設け
、前者の伝送路が通信不能となつ九場合は後者の伝送路
で回復させることができるので、従来よりあった信号ケ
ーブルとそｒＬｔ−結合するコネクタを省略することが
でき、信頼性の高いシリアルデータ転送装置を提供する
ことができる・しかも、本発明は簡単な構成であるから
、既存の複写機に容易に適用できる。

【図面の簡単な説明】

第１図および第２図は従来のデータ転送装置を示すブロ
ック図、第３図は本発明によるデータ転送装置の一例を
示すブロック図、第参図はその主要部の一構成例を示す
ブロンクー、第ｊ−は第参図の送信ユニットの要部ブロ
ック図、第６図は第５図のユニットの信号波形図、第７
−は第参図の受信ユニットの要部ブロック図、＃！を−
は第３図の装置のコきニュケーションフォーマットを示
す信号波形図、第２図は本発明に適用するマイクロコン
ピュータの要部ブロックＮ％第７０図はそのメインプロ
グラムのフローチャート、第１１図ないしＩｔＧＪＪ図
はサブルーチンのフローチャートである。／ｌ・・・複写機本体、　　　／２・・・中央処理装置
、１３・・・工１０コントローラ、ｌ＃・・・出力ドラ
イバ、１５・・・入力インターフェイス、１６・・・ＣＰＵ用電源回路、　　　／７−・付加装置
用電源回路、／Ｉ・・・付ｍＭＩｌ、　　　　　／り・
・・クーケンスコントローラ、　　　　　　　　　Ｘｋ
−・・入力インターフェイス％　　　　　　　　　、２
／Ａ・・・出力ドライバ、ｎＡ・・・出力資荷、　　　
　〃・・・複写機本体用送受信部、〃・・・マスター側
マイクロコンピュータ、２Ｊ、ｊＪ−・マスター／スレ
ースイッチインテ、ｎ〜ｂ、３３〜３６・・・増幅器、＃、Ｊ７Ａ・・・マスター側送信ユニット、ｘ、ｘｈ・
・・セスタ−側受信ユニット、２９．２９ｋ・・・伝送
路切替スイッチ、３θ・・−付加装置用送受信部、３１・・・スレーブ側マイクロコンピュータ、ｎ、　Ｊ
７Ａ・・・スレーフ側送信ユニット１３１、ｌｌＡ・・
・ｘ　ｖ　−フ［受信ユニット、７９、ＦＡ・・・伝送
路切替スイッチ、ψ・・・スイッチもグへヂ／Ａ・・・電源供給１（伝送路）、侵、１１２Ａ
、グＪ、　４ｔＪＡ・・・結合コンデンサ、件・・・フ
ィルタ回路、　　　！／−・・制御記憶部、ｊＪ・・・
ＲＡＭ　（ランダムアクセスメモリ）＠。ｊＪ・・・演算論ｍユニット、　　ｊ弘・・・アキュム
レータ、ＤＣＲ・・・デコーダ、　　　　ＲＯＭ・・・
リードオンリメモリ、ＰＣ・・プライムカウンタ、８Ｔ
Ｋ・・・スタック、ＦＤ・・・位相弁別回路、　　ＶＣ
Ｏ・・・電圧制御発振器、特許出願人　　キャノン株式
会社第５図入力（ＡＮ７のＪり２デに鰻２）４２（１１ヨ）Ｊ２、カ第
６図第７図第１８図

Claims

【特許請求の範囲】

複写機本体とその付加装置に、それぞれデータの直並列
費換および並直列変換を行うデータ転送用マイク四コン
ビエータを設け、前記複写機本体と前記付加装置との間
でデータのシリアル転送を行う第１と第２の伝送路を並
設し、該第１の伝送路が通信不能の際に切替手段により
第２０伝送路に切替えてデータのシリアル転送上行うこ
とを特徴とするデータ転送装置。