JPS589588B2 - コウソクドモノリシツク ダ−リントン トランジスタ - Google Patents
コウソクドモノリシツク ダ−リントン トランジスタInfo
- Publication number
- JPS589588B2 JPS589588B2 JP49076133A JP7613374A JPS589588B2 JP S589588 B2 JPS589588 B2 JP S589588B2 JP 49076133 A JP49076133 A JP 49076133A JP 7613374 A JP7613374 A JP 7613374A JP S589588 B2 JPS589588 B2 JP S589588B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- region
- mdt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、高速度モノリシック・ダーリントン接続トソ
ンジスタの構造に関する。
ンジスタの構造に関する。
モノリシツク・ダーリントン接続のトランジスタ（本明
細書においては以下ＭＤＴと略記する。
細書においては以下ＭＤＴと略記する。
）は、一般に第１図に示すように、第１および第２のト
ランジスタＴｒｙ、Ｔｒ２からなり、第１のトランジス
タＴ ｒ １のベースと第２のトランジスタＴ ｒ ２
のベース間に抵抗Ｒ，が接続され、また第２のトランジ
スタＴｒ２のベース・エミツタ間に抵抗Ｒ２が接続され
、さらにベース電極Ｂ１コレクタ電極Ｃ１エミツタ電極
Ｅを有しており、それらが一つの能動素子を形成してい
る。
ランジスタＴｒｙ、Ｔｒ２からなり、第１のトランジス
タＴ ｒ １のベースと第２のトランジスタＴ ｒ ２
のベース間に抵抗Ｒ，が接続され、また第２のトランジ
スタＴｒ２のベース・エミツタ間に抵抗Ｒ２が接続され
、さらにベース電極Ｂ１コレクタ電極Ｃ１エミツタ電極
Ｅを有しており、それらが一つの能動素子を形成してい
る。
このようなＭＤＴの構造を第２図に示す。
１はトランジスタＴ ｒ １およびＴｒ２のコレクタ領
域であり、２はトランジスタＴｒｌおよびＴ ｒ ２の
ベース領域である。
域であり、２はトランジスタＴｒｌおよびＴ ｒ ２の
ベース領域である。
３はトランジスタＴｒ）のエミツタ領域、４はトランジ
スタＴ ｒ ２のエミツタ領域である。
スタＴ ｒ ２のエミツタ領域である。
５は抵抗Ｒ２６は抵抗Ｒ１、７は表面保護膜であり、８
，９，１０はそれぞれベース電極金属、トランジスタＴ
ｒ ＨのエミツタとトランジスタＴｒ２のベースを接
続する内部電極金属、エミツタ電極金属である。
，９，１０はそれぞれベース電極金属、トランジスタＴ
ｒ ＨのエミツタとトランジスタＴｒ２のベースを接
続する内部電極金属、エミツタ電極金属である。
以上のような構造を有するＭＤＴはスイッチング速度の
点で下記のような欠点がある。
点で下記のような欠点がある。
実動作時においては、Ｔｒ２のベースにはＴｒ１のエミ
ツタ電流ＩＢＩが流れる。
ツタ電流ＩＢＩが流れる。
■Ｅ１はＴｒ，のベース電流ＩＢ１を｝ＩＦＥ＋ （Ｔ
ｒ，の増幅率）倍したものでかなり大きな電流となる。
ｒ，の増幅率）倍したものでかなり大きな電流となる。
すなわち、第２図に示す如く、ＮＰＮ型ＭＤＴにおいて
はＴｒ２のエミッタ領域４の周辺ζこＴｒ１のエミツタ
領域３より多くの電子が注入されている。
はＴｒ２のエミッタ領域４の周辺ζこＴｒ１のエミツタ
領域３より多くの電子が注入されている。
Ｔｒ１のエミツタ・ベース間が逆バイアスされＭＤＴが
スイッチ・オフされた場合、上記の電子はすみやかに、
Ｔｒ，のベース電極８を通じて逃げることができない状
態となる。
スイッチ・オフされた場合、上記の電子はすみやかに、
Ｔｒ，のベース電極８を通じて逃げることができない状
態となる。
このためスイッチング速度を速くすることは困難であっ
た。
た。
そこで回路的には、第３図の回路図に示すごとく、Ｔｒ
１のベースとＴ ｒ ２のベースの間にダイオードを結
線することによりＴｒ２のベースに蓄積されたチャージ
を逃がす回路方式が考案されたが、そのためにはダイオ
ードを外部回路で挿入したり、ハイブリットの形で挿入
する必要があった。
１のベースとＴ ｒ ２のベースの間にダイオードを結
線することによりＴｒ２のベースに蓄積されたチャージ
を逃がす回路方式が考案されたが、そのためにはダイオ
ードを外部回路で挿入したり、ハイブリットの形で挿入
する必要があった。
本発明の目的は、上記した従来の構造によるスイッチン
グ速度の遅いＭＤＴの欠点を取り除き、しかもダイオー
ドを挿入することなしに、第３図の回路図に示したと同
一の効果をもつような新しいＭＤＴの構造を提供するに
ある。
グ速度の遅いＭＤＴの欠点を取り除き、しかもダイオー
ドを挿入することなしに、第３図の回路図に示したと同
一の効果をもつような新しいＭＤＴの構造を提供するに
ある。
上記目的を達成するために、本発明の高速度モノリシツ
ク・ダーリントン・トランジスタは第２のトランジスタ
のベース領域の一部に、第２のトランジスタのエミツタ
領域とは分離して設けられ上記エミツタ領域と同一導電
形を有する分離エミツタ領域と、該分離エミツタ領域と
第１トランジスタのベース領域を半導体表面上で結合す
る導体を含むことを要旨とする。
ク・ダーリントン・トランジスタは第２のトランジスタ
のベース領域の一部に、第２のトランジスタのエミツタ
領域とは分離して設けられ上記エミツタ領域と同一導電
形を有する分離エミツタ領域と、該分離エミツタ領域と
第１トランジスタのベース領域を半導体表面上で結合す
る導体を含むことを要旨とする。
以下に本発明を附図を用いてより詳細に説明する。
第５図は本発明による高速モノリシツク・ダーリントン
・トランジスタの平面図で、第４図は第５図のＡ−Ａ’
線に沿って切った断面図である。
・トランジスタの平面図で、第４図は第５図のＡ−Ａ’
線に沿って切った断面図である。
図において、１は第１図のトランジスタＴｒ１およびＴ
ｒ ２のコレクタ領域となるべきシリコン半導体、２
はトランジスタＴ ｒ １およびＴ ｒ ２のベース領
域、３はトランジスタＴ ｒ １のエミツタ領域、５は
抵抗Ｒ２、６は自動的にＴｒ１のエミツタ領域３下に形
成される抵抗Ｒ１である。
ｒ ２のコレクタ領域となるべきシリコン半導体、２
はトランジスタＴ ｒ １およびＴ ｒ ２のベース領
域、３はトランジスタＴ ｒ １のエミツタ領域、５は
抵抗Ｒ２、６は自動的にＴｒ１のエミツタ領域３下に形
成される抵抗Ｒ１である。
７は選択拡散時のマスクとなるシリコン酸化膜、８はヘ
ース電極、９はトランジスタＴｒｌのエミツタとトラン
ジスタＴｒ２のベースを結ぶ内部電極、１０はエミツタ
電極、１１は両エミツタ形成時に同時にトランジスタＴ
ｒ ２のエミツタの周囲に形成された分離エミツタ領
域であり、ベース電極８によりトランジスタＴ ｒ １
のベース領域と導線によって結ばれている。
ース電極、９はトランジスタＴｒｌのエミツタとトラン
ジスタＴｒ２のベースを結ぶ内部電極、１０はエミツタ
電極、１１は両エミツタ形成時に同時にトランジスタＴ
ｒ ２のエミツタの周囲に形成された分離エミツタ領
域であり、ベース電極８によりトランジスタＴ ｒ １
のベース領域と導線によって結ばれている。
このような構造を有する本発明のＭＤＴにおいては、回
路的には第３図と同じように働き、ＭＤＴのベース・エ
ミツタが逆方向にバイアスされた場合は、Ｔｒ２のベー
ス中に蓄積されたキャリアはすみやかにダイオードを通
じてＴ ｒ １のベースより放出される。
路的には第３図と同じように働き、ＭＤＴのベース・エ
ミツタが逆方向にバイアスされた場合は、Ｔｒ２のベー
ス中に蓄積されたキャリアはすみやかにダイオードを通
じてＴ ｒ １のベースより放出される。
また、構造的には、第４図および第５図に示したように
、実動作時にＴ ｒ ２のエミツタ領域４の周辺のベー
ス領域２に蓄積されたキャリアは、ＭＤＴのペース エ
ミツタが逆バイアスされた時、Ｔｒ２のベース領域２と
エミツタ領域の周辺をとりまいて形成された分離エミツ
タ領域１１は順方向となるため、Ｔｒ２のベース領域２
に蓄積されたキャリアはすみやかに消滅する。
、実動作時にＴ ｒ ２のエミツタ領域４の周辺のベー
ス領域２に蓄積されたキャリアは、ＭＤＴのペース エ
ミツタが逆バイアスされた時、Ｔｒ２のベース領域２と
エミツタ領域の周辺をとりまいて形成された分離エミツ
タ領域１１は順方向となるため、Ｔｒ２のベース領域２
に蓄積されたキャリアはすみやかに消滅する。
分離領域はエミツタの周辺に形成されているのでベース
領域に蓄積されたキャリアは最短の径路で消滅ｒること
かできる。
領域に蓄積されたキャリアは最短の径路で消滅ｒること
かできる。
このため非常に高速度なスイッチング速度のＭＤＴとな
る。
る。
かつ本発明の構造を有するＭＤＴは外部回路でダイオー
ドを挿入したり、ハイブリッドの形でダイオードを挿入
したりして製造されたＭＤＴに比較して単一の半導体基
体で形成されているため、高信頼性を得ることができる
。
ドを挿入したり、ハイブリッドの形でダイオードを挿入
したりして製造されたＭＤＴに比較して単一の半導体基
体で形成されているため、高信頼性を得ることができる
。
また、製造工程は従来の製造工程となんら変るところが
ない。
ない。
以上述べたように本発明に示すＭＤＴの新しい構造はス
イッチング特性をはじめ、生産面、信頼性の面で非常に
優れた高速度モノリシツク・ダーリントン・トランジス
タを提供するものである。
イッチング特性をはじめ、生産面、信頼性の面で非常に
優れた高速度モノリシツク・ダーリントン・トランジス
タを提供するものである。
第１図はＭＤＴの接続構成を示す回路図、第２図は従来
の製造方法によるＭＤＴの断面図、第３図は本発明のＭ
ＤＴの接続構成を示す回路図、第４図、第５図は本発明
の高速度モノリシツク・ダーリントン・トランジスタの
構造を示し、第５図はＭＤＴの平面図、第４図は第５図
のＡ−Ａ′の断面図である。 図面中同一符号は同一部分または相当部分を示す。 １：コレクタ領域、２：ベース領域、３，４：エミツタ
領域、５：Ｒ２抵抗体、６：Ｒ１抵抗領域、７：表面保
護膜、８：ベース電極、９：内部電極、１０：エミンタ
電極、１１：分離エミツタ領域。
の製造方法によるＭＤＴの断面図、第３図は本発明のＭ
ＤＴの接続構成を示す回路図、第４図、第５図は本発明
の高速度モノリシツク・ダーリントン・トランジスタの
構造を示し、第５図はＭＤＴの平面図、第４図は第５図
のＡ−Ａ′の断面図である。 図面中同一符号は同一部分または相当部分を示す。 １：コレクタ領域、２：ベース領域、３，４：エミツタ
領域、５：Ｒ２抵抗体、６：Ｒ１抵抗領域、７：表面保
護膜、８：ベース電極、９：内部電極、１０：エミンタ
電極、１１：分離エミツタ領域。
Claims (1)
- １ ダーリントン・トランジスタにおいて、第２のトラ
ンジスタのベース領域の一部に第２のトランジスタのエ
ミツタ領域とは分離し、エミッタ領域と同一導電型であ
って、かつ第２のトランジスタのエミツタ領域の周囲に
設けられた分離エミッタ領域と、該分離エミツタ領域と
第１のトランジスタのベース領域を半導体表面上で結合
する導体を含むことを特徴とする高速度モノリシック・
ダーリントン・トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49076133A JPS589588B2 (ja) | 1974-07-02 | 1974-07-02 | コウソクドモノリシツク ダ−リントン トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49076133A JPS589588B2 (ja) | 1974-07-02 | 1974-07-02 | コウソクドモノリシツク ダ−リントン トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS514979A JPS514979A (ja) | 1976-01-16 |
| JPS589588B2 true JPS589588B2 (ja) | 1983-02-22 |
Family
ID=13596440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49076133A Expired JPS589588B2 (ja) | 1974-07-02 | 1974-07-02 | コウソクドモノリシツク ダ−リントン トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS589588B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63158674U (ja) * | 1987-04-06 | 1988-10-18 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5329515A (en) * | 1976-08-31 | 1978-03-18 | Sanyo Electric Co | Pulse motor driving device |
-
1974
- 1974-07-02 JP JP49076133A patent/JPS589588B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63158674U (ja) * | 1987-04-06 | 1988-10-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS514979A (ja) | 1976-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| JPH049378B2 (ja) | ||
| JPS589588B2 (ja) | コウソクドモノリシツク ダ−リントン トランジスタ | |
| US3702947A (en) | Monolithic darlington transistors with common collector and seperate subcollectors | |
| JPH0231426A (ja) | バイポーラトランジスタ | |
| JPH0513377B2 (ja) | ||
| JPS586161A (ja) | 半導体装置 | |
| JPS6239830B2 (ja) | ||
| JP3279269B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH0236277Y2 (ja) | ||
| JPS5925389B2 (ja) | 半導体装置 | |
| JPS5882562A (ja) | 半導体装置 | |
| JPS60138963A (ja) | 半導体装置 | |
| JPH0333067Y2 (ja) | ||
| JPS627705B2 (ja) | ||
| JPH0581171B2 (ja) | ||
| JPS6343370A (ja) | 半導体装置およびその製造方法 | |
| JPS596573A (ja) | 横型バイポ−ラトランジスタ | |
| JPH0714003B2 (ja) | 半導体装置 | |
| JPS6080268A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6262063B2 (ja) | ||
| JPS6142165A (ja) | 半導体注入集積論理回路装置 | |
| JPH02152241A (ja) | 集積回路装置 | |
| JPH0221639A (ja) | 半導体装置 | |
| JPS58212171A (ja) | 半導体装置 |