JPS5925389B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5925389B2 JPS5925389B2 JP51011103A JP1110376A JPS5925389B2 JP S5925389 B2 JPS5925389 B2 JP S5925389B2 JP 51011103 A JP51011103 A JP 51011103A JP 1110376 A JP1110376 A JP 1110376A JP S5925389 B2 JPS5925389 B2 JP S5925389B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- layer
- base
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 7
- 101710084464 Purine nucleoside phosphorylase DeoD-type 2 Proteins 0.000 claims 1
- 239000000463 material Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明はダーリントン接続した一対のプレーナ形トラン
ジスタに関するものである。
ジスタに関するものである。
いわゆるダーリントン接続をする場合、駆動トランジス
タおよび電力トランジスタの２個のトランジスタのコレ
クタを互いに接続し、駆動トランジスタのエミッタを電
力トランジスタのベースに接続し、これら２個のトラン
ジスタのベースは互いに接続しないようにする。
タおよび電力トランジスタの２個のトランジスタのコレ
クタを互いに接続し、駆動トランジスタのエミッタを電
力トランジスタのベースに接続し、これら２個のトラン
ジスタのベースは互いに接続しないようにする。
２個のトランジスタを同一チップ土に設ける場合には２
個のトランジスタをダーリントン対（ペア−）として作
動せしめるのに必要のある程度に２個のトランジスタの
ベースを高度に絶縁することは従来は困難であつた。
個のトランジスタをダーリントン対（ペア−）として作
動せしめるのに必要のある程度に２個のトランジスタの
ベースを高度に絶縁することは従来は困難であつた。
その理由は、一体の同じ材料が各トランジスタのベース
として作用するためである。一方、２個のコレクタ間は
所望通り自動的に接続される。その理由は、一体の同じ
材料が、双方のトランジスタに対するコレクタとして作
用するためである。ダーリントン対として作動する一対
のメサ形トランジスタを同一チップに設け、両トランジ
スタのベース間を所要の程度に絶縁した従来の装置を第
１図〜第３図によつて説明する。まず最初ダーリントン
対（ペア−）を示す第１図につさ説明する。
として作用するためである。一方、２個のコレクタ間は
所望通り自動的に接続される。その理由は、一体の同じ
材料が、双方のトランジスタに対するコレクタとして作
用するためである。ダーリントン対として作動する一対
のメサ形トランジスタを同一チップに設け、両トランジ
スタのベース間を所要の程度に絶縁した従来の装置を第
１図〜第３図によつて説明する。まず最初ダーリントン
対（ペア−）を示す第１図につさ説明する。
第１図において、トランジスタ１０は電力トランジスタ
とすることができ、トランジスタ１２は駆動トランジス
タとすることができる。これらトランジスタ１０および
１２のコレクタは互いに接続し、トランジスタ１２のエ
ミッタはトランジスタ１０のベースに接続する。これら
トランジスタ１０および１２のように別個のトランジス
タを上述したように接続することは既知であり、かかる
接続は２個のトランジスタ１０および１２を駆動するの
に要するベース電流を１個のトランジスタ１０を駆動す
るのに要する値よりも著しく小さな値に減少せしめる必
要がある場合に用いられろ。その理由は、トランジスタ
１０に対するベース電流はトランジスタ１２のコレク夕
・エミツタ電流から取り出され、従つてトランジスタ１
０およびトランジスタ１２の対に対するベース電流はト
ランジスタ１０および１２の直流電流増幅率ＨＦＥの積
だけ減少するためである。ここで、トランジスタ１０お
よび１２のコレクタ間およびトランジスタ１２のエミツ
タとトランジスタ１０のベースとの間は接続されるも、
トランジスタ１０および１２のベース間は接続されない
ということに注意すべきである。トランジスタ１０およ
び１２を１個のチツプに設ける場合には、これら両トラ
ンジスタのコレクタはそのままで自動的に互いに接続さ
れる。その理由は、一体の同じ材料を双方のトランジス
タに対するコレクタとすることができるためである。ト
ランジスタ１２のエミツタをトランジスタ１０のベース
に接続することは種々のいかなる方法でも行なうことが
できるが、最も好適で最も廉価な従来方法は、接続線を
ベース材料の表面に沿つて延在させる方法であつた。２
個のトランジスタのベースは一体の同じ材料から造るた
め、トランジスタ１２のエミツタからトランジスタ１０
のベースへの接続線をベース材料の表面の土方に延在さ
せると、２個のトランジスタ１０および１２のベース間
も接続され、これらベース間の接続抵抗が充分小さい場
合にはこれによりダーリントン対としての２個のトラン
ジスタの所望作動を完全に破壊するかあるいは著しく損
傷させる。
とすることができ、トランジスタ１２は駆動トランジス
タとすることができる。これらトランジスタ１０および
１２のコレクタは互いに接続し、トランジスタ１２のエ
ミッタはトランジスタ１０のベースに接続する。これら
トランジスタ１０および１２のように別個のトランジス
タを上述したように接続することは既知であり、かかる
接続は２個のトランジスタ１０および１２を駆動するの
に要するベース電流を１個のトランジスタ１０を駆動す
るのに要する値よりも著しく小さな値に減少せしめる必
要がある場合に用いられろ。その理由は、トランジスタ
１０に対するベース電流はトランジスタ１２のコレク夕
・エミツタ電流から取り出され、従つてトランジスタ１
０およびトランジスタ１２の対に対するベース電流はト
ランジスタ１０および１２の直流電流増幅率ＨＦＥの積
だけ減少するためである。ここで、トランジスタ１０お
よび１２のコレクタ間およびトランジスタ１２のエミツ
タとトランジスタ１０のベースとの間は接続されるも、
トランジスタ１０および１２のベース間は接続されない
ということに注意すべきである。トランジスタ１０およ
び１２を１個のチツプに設ける場合には、これら両トラ
ンジスタのコレクタはそのままで自動的に互いに接続さ
れる。その理由は、一体の同じ材料を双方のトランジス
タに対するコレクタとすることができるためである。ト
ランジスタ１２のエミツタをトランジスタ１０のベース
に接続することは種々のいかなる方法でも行なうことが
できるが、最も好適で最も廉価な従来方法は、接続線を
ベース材料の表面に沿つて延在させる方法であつた。２
個のトランジスタのベースは一体の同じ材料から造るた
め、トランジスタ１２のエミツタからトランジスタ１０
のベースへの接続線をベース材料の表面の土方に延在さ
せると、２個のトランジスタ１０および１２のベース間
も接続され、これらベース間の接続抵抗が充分小さい場
合にはこれによりダーリントン対としての２個のトラン
ジスタの所望作動を完全に破壊するかあるいは著しく損
傷させる。
これを避けるため、従来方法によつて設けたダーリント
ン対を有するチツブを第２図および第３図に示す。第２
図は平面図であり、第３図は第２図の−線における断面
図である。第２図における点線はＰＮ接合を示す。第３
図に示すように、Ｐ形材料より成るベース層１４をＮ形
コレクタ層１６上に設ける。
ン対を有するチツブを第２図および第３図に示す。第２
図は平面図であり、第３図は第２図の−線における断面
図である。第２図における点線はＰＮ接合を示す。第３
図に示すように、Ｐ形材料より成るベース層１４をＮ形
コレクタ層１６上に設ける。
又、Ｐ形ベース層１４内にはＮ形エミツタ層１８および
２０を設ける。次にＰ形ベース層１４を、このベース層
１４とコレクタ層１６との間のＰＮ接合面２２の一部を
除去する深さまで腐食し、後述する橋絡部２４以外で、
エミツタ層１８、ベース層１４、コレクタ層１６を有す
るトランジスタ１２と、エミツタ層２０、ベース層１４
、コレクタ層１６を有するトランジスタ１０とのベース
層を互いに分離すム。エミツタ層２０はエミツタ層１８
よりも著しく大きくし、エミツタ層２０を有するトラン
ジスタ１０を電力トランジスタとし、トランジスタ１２
を駆動トランジスタとし得るようにする。コレクタ電極
は第２図および第３図に示さないが、コレクタ層１６は
第３図から明らかなように、双方のトランジスタ１０お
よび１２に対し共通にする。エミツタ層１８に対するエ
ミツタ電極２６は、橋絡部２４の頂部に沿つて存在し二
酸化ケイ素層３０によつて上記頂部から絶縁された導体
２８を経て電力トランジスタ１０のベース電極３２に接
続し、トランジスタ１２のエミツタをトランジスタ１０
のベースに所望通りに接続する。しかし、橋絡部２４は
ベース層の材料すなわちＰ形材料で成るため、橋絡部２
４のＰ形材料によつて２個のトランジスタ１０および１
２のベース層１４のＰ形材料を接続してしまう。この接
続は前述したように除去するかあるいはできるだけ高抵
抗にする必要がある。橋絡部２４は第２図で示すように
トランジスタ１２の上側左側隅部からトランジスタ１０
の下側左側隅部まで延在する細長形状にしてある。しか
し、土述した従来方法では、以下の欠点を有する。
２０を設ける。次にＰ形ベース層１４を、このベース層
１４とコレクタ層１６との間のＰＮ接合面２２の一部を
除去する深さまで腐食し、後述する橋絡部２４以外で、
エミツタ層１８、ベース層１４、コレクタ層１６を有す
るトランジスタ１２と、エミツタ層２０、ベース層１４
、コレクタ層１６を有するトランジスタ１０とのベース
層を互いに分離すム。エミツタ層２０はエミツタ層１８
よりも著しく大きくし、エミツタ層２０を有するトラン
ジスタ１０を電力トランジスタとし、トランジスタ１２
を駆動トランジスタとし得るようにする。コレクタ電極
は第２図および第３図に示さないが、コレクタ層１６は
第３図から明らかなように、双方のトランジスタ１０お
よび１２に対し共通にする。エミツタ層１８に対するエ
ミツタ電極２６は、橋絡部２４の頂部に沿つて存在し二
酸化ケイ素層３０によつて上記頂部から絶縁された導体
２８を経て電力トランジスタ１０のベース電極３２に接
続し、トランジスタ１２のエミツタをトランジスタ１０
のベースに所望通りに接続する。しかし、橋絡部２４は
ベース層の材料すなわちＰ形材料で成るため、橋絡部２
４のＰ形材料によつて２個のトランジスタ１０および１
２のベース層１４のＰ形材料を接続してしまう。この接
続は前述したように除去するかあるいはできるだけ高抵
抗にする必要がある。橋絡部２４は第２図で示すように
トランジスタ１２の上側左側隅部からトランジスタ１０
の下側左側隅部まで延在する細長形状にしてある。しか
し、土述した従来方法では、以下の欠点を有する。
ａ、橋絡部２４の抵抗は、形状、チップ面積、ベース層
材料の不純物濃度などの物理的制約によりせいせい数ｋ
Ωとまりであり、ダーリントン接続の電力トランジスタ
の破壊を完全には抑えきれず、ＨＦＥのコレクタ電流依
存性も悪くなる。Ｂ，．Ｐ形ベース層１４をこのベース
層１４とコレクタ層１６との間のＰＮ接合面２２の一部
を除去する深さまで腐食したモード〔ＭＯａｔ（堀）〕
部２箇所と長さの長い橋絡部との面積がトランジスタ能
動部として作用していないため、接合容量が大きくなつ
てスイツチングスピードが遅くなり、ダミー面積が増加
してチツプ収率が下がり、チツプ良品歩留も悪化する。
ｃ、モード部でのチツプ肉厚が薄くなつているため、製
造途中工程でチツプが割れ易く、チツブ良品歩留が悪化
する。ｄ、メサ形であることにより、ＰＮ接合面２２が
外部に露出しているため、信頼性に乏しい。本発明は、
上記の点に鑑みてなされたもので、ダーリントン接続の
駆動トランジスタおよび電力トランジスタを同一チツプ
にブレーナ状に形成することにより、一対のトランジス
タのペースを充分高度に絶縁して、ダーリントン接続ト
ランジスタの作動が破壊されないように、あるいは著し
く劣化されないようにし、さらに熱的安定性のため、電
力トランジスタにおいてベース層と同一の伝導形を有し
ベース層に接して半導体基板の主面に沿つてエミツタ層
内へ突出してエミツタ電極に接しベース層とエミツタ電
極とを所定の抵抗値にて接続する半導体抵抗領域を設け
ることによつて、小面積を保ちつつ簡単な製造工程で、
部品点数を少なくした半導体装置を提供することを目的
としたものである。
材料の不純物濃度などの物理的制約によりせいせい数ｋ
Ωとまりであり、ダーリントン接続の電力トランジスタ
の破壊を完全には抑えきれず、ＨＦＥのコレクタ電流依
存性も悪くなる。Ｂ，．Ｐ形ベース層１４をこのベース
層１４とコレクタ層１６との間のＰＮ接合面２２の一部
を除去する深さまで腐食したモード〔ＭＯａｔ（堀）〕
部２箇所と長さの長い橋絡部との面積がトランジスタ能
動部として作用していないため、接合容量が大きくなつ
てスイツチングスピードが遅くなり、ダミー面積が増加
してチツプ収率が下がり、チツプ良品歩留も悪化する。
ｃ、モード部でのチツプ肉厚が薄くなつているため、製
造途中工程でチツプが割れ易く、チツブ良品歩留が悪化
する。ｄ、メサ形であることにより、ＰＮ接合面２２が
外部に露出しているため、信頼性に乏しい。本発明は、
上記の点に鑑みてなされたもので、ダーリントン接続の
駆動トランジスタおよび電力トランジスタを同一チツプ
にブレーナ状に形成することにより、一対のトランジス
タのペースを充分高度に絶縁して、ダーリントン接続ト
ランジスタの作動が破壊されないように、あるいは著し
く劣化されないようにし、さらに熱的安定性のため、電
力トランジスタにおいてベース層と同一の伝導形を有し
ベース層に接して半導体基板の主面に沿つてエミツタ層
内へ突出してエミツタ電極に接しベース層とエミツタ電
極とを所定の抵抗値にて接続する半導体抵抗領域を設け
ることによつて、小面積を保ちつつ簡単な製造工程で、
部品点数を少なくした半導体装置を提供することを目的
としたものである。
本発明によつて設けたダーリントン対を有するチツプを
第４図および第５図に示す。
第４図および第５図に示す。
第４図は平面図であり、第５図は第４図のＶ−Ｖ線にお
ける断面図である。第４図における点線はＰＮ接合を示
す。第５図に示すように、Ｐ形材料より成るベース層４
４，４５をＮ形コレクタ層４６上に選択拡散により一対
設ける。又、Ｐ形ベース層４４，４５内にはＮ形材料よ
り成るエミツタ層４８および５０をそれぞれ設ける。エ
ミツタ層５０はエミツタ層４８よりも著しく大きくし、
エミツタ層５０を有するトランジスタ６０を電力トラン
ジスタとし、トランジスタ６２を駆動トランジスタとし
得るようにする。コレクタ電極は第４および第５図には
示さないが、コレクタ層は第５図から明らかなように双
方のトランジスタ６０および６２に対し共通にする。エ
ミツタ領域４８に対するエミツタ電極５６は、二酸化ケ
イ素層７０上の導体膜５８を経て電力トランジスタ６０
のベース電極７２に接続し、トランジスタ６２のエミツ
タをトランジスタ６０のベースに所要通りに接続する。
上記のように構成することによりトランジスタ６２，６
０のベース間の接続は除去できる。すなわち、ＰＮ接合
により分離できるためである。同時に、電力トランジス
タにおいて、ベース層４５と同じ伝導形を有し、ベース
層４５に接続し半導体基板の主面に沿つて狭小な形状で
エミツタ層５０内に喰い込み、ベース層４５とエミツタ
電極６６とを所定の抵抗値Ｒでもつて導通さす半導体抵
抗領域６８を設ける。二酸化ケイ素層７０、電極５６，
６６，７２などを設ける方法は既知であるため、これら
の詳細な説明は省略する。上記の実施例装置の等価回路
図を第６図に示す。
ける断面図である。第４図における点線はＰＮ接合を示
す。第５図に示すように、Ｐ形材料より成るベース層４
４，４５をＮ形コレクタ層４６上に選択拡散により一対
設ける。又、Ｐ形ベース層４４，４５内にはＮ形材料よ
り成るエミツタ層４８および５０をそれぞれ設ける。エ
ミツタ層５０はエミツタ層４８よりも著しく大きくし、
エミツタ層５０を有するトランジスタ６０を電力トラン
ジスタとし、トランジスタ６２を駆動トランジスタとし
得るようにする。コレクタ電極は第４および第５図には
示さないが、コレクタ層は第５図から明らかなように双
方のトランジスタ６０および６２に対し共通にする。エ
ミツタ領域４８に対するエミツタ電極５６は、二酸化ケ
イ素層７０上の導体膜５８を経て電力トランジスタ６０
のベース電極７２に接続し、トランジスタ６２のエミツ
タをトランジスタ６０のベースに所要通りに接続する。
上記のように構成することによりトランジスタ６２，６
０のベース間の接続は除去できる。すなわち、ＰＮ接合
により分離できるためである。同時に、電力トランジス
タにおいて、ベース層４５と同じ伝導形を有し、ベース
層４５に接続し半導体基板の主面に沿つて狭小な形状で
エミツタ層５０内に喰い込み、ベース層４５とエミツタ
電極６６とを所定の抵抗値Ｒでもつて導通さす半導体抵
抗領域６８を設ける。二酸化ケイ素層７０、電極５６，
６６，７２などを設ける方法は既知であるため、これら
の詳細な説明は省略する。上記の実施例装置の等価回路
図を第６図に示す。
上記の実施例の半導体装置においては、ダーリントン接
続の駆動トランジスタ６２と電力トランジスタ６０とを
同一の半導体基板にプラーナ方式にて両トランジスタ６
０，６２のベース層４４，４５を互いに分離して設ける
と共に、電力トランジスタにおいて、ベース層４５に接
して半導体基板の主面に沿つてエミツタ層５０に突出し
てエミツタ電極６６に接しベース層４５とエミツタ電極
６６とを所定の抵抗値Ｒにて接続する半導体抵抗領域６
８を設けたので、ベース層４４とベース層４５とが十分
に絶縁されているので、ダーリント７接続トランジスタ
６０，６２の作動が破壊されたり、著しく劣化すること
がなく、また、電力トランジスタ６０のベース層４５と
エミツタ電極６６とが半導体抵抗領域６８によつて所定
の抵抗値にて接続されているので、熱的安定性を保つこ
とができる。また、電力トランジスタのベースとエミツ
タとを接続する抵抗を内蔵しているからチツプ面積を小
さくすることができる。また、半導体抵抗領域６８はエ
ミツタ層５０を形成するためのマスクを修正することに
よつてベース層４５と一体に形成することができるから
、半導体抵抗領域６８を形成するために工程を追加する
必要がない。半導体抵抗領域６８の所要の抵抗値はその
形状を適当に設計することによつて得られる。さらに、
半導体抵抗領域６８がエミツタ層５０の側面から半導体
基板の主面に沿つて突出するように形成されているから
、この半導体装置をインパータ回路に使用し、逆バイア
スをかけたときも、半導体抵抗領域６８の部分でトラン
ジスタ作用をすることがなく、従つて、半導体抵抗領域
６８の部分が破壊されることがない。上記の実施例では
、駆動トランジスタおよび電力トランジスタがＮＰＮト
ランジスタである場合について述べたが、両トランジス
タがＰＮＰトランジスタである場合にも、本発明は同様
に適用できるものである。
続の駆動トランジスタ６２と電力トランジスタ６０とを
同一の半導体基板にプラーナ方式にて両トランジスタ６
０，６２のベース層４４，４５を互いに分離して設ける
と共に、電力トランジスタにおいて、ベース層４５に接
して半導体基板の主面に沿つてエミツタ層５０に突出し
てエミツタ電極６６に接しベース層４５とエミツタ電極
６６とを所定の抵抗値Ｒにて接続する半導体抵抗領域６
８を設けたので、ベース層４４とベース層４５とが十分
に絶縁されているので、ダーリント７接続トランジスタ
６０，６２の作動が破壊されたり、著しく劣化すること
がなく、また、電力トランジスタ６０のベース層４５と
エミツタ電極６６とが半導体抵抗領域６８によつて所定
の抵抗値にて接続されているので、熱的安定性を保つこ
とができる。また、電力トランジスタのベースとエミツ
タとを接続する抵抗を内蔵しているからチツプ面積を小
さくすることができる。また、半導体抵抗領域６８はエ
ミツタ層５０を形成するためのマスクを修正することに
よつてベース層４５と一体に形成することができるから
、半導体抵抗領域６８を形成するために工程を追加する
必要がない。半導体抵抗領域６８の所要の抵抗値はその
形状を適当に設計することによつて得られる。さらに、
半導体抵抗領域６８がエミツタ層５０の側面から半導体
基板の主面に沿つて突出するように形成されているから
、この半導体装置をインパータ回路に使用し、逆バイア
スをかけたときも、半導体抵抗領域６８の部分でトラン
ジスタ作用をすることがなく、従つて、半導体抵抗領域
６８の部分が破壊されることがない。上記の実施例では
、駆動トランジスタおよび電力トランジスタがＮＰＮト
ランジスタである場合について述べたが、両トランジス
タがＰＮＰトランジスタである場合にも、本発明は同様
に適用できるものである。
以上詳述したように、本発明による半導体装置において
は、ダーリントン接続用の駆動トランジスタと電力トラ
ンジスタとを同一半導体基板上にブレーナ方式で形成し
、絶縁膜を介して上記半導体基板に被着された導体膜に
よつて上記駆動トランジスタのエミツタ電極と上記電力
トランジスタのベース電極とを接続し、上記電力トラン
ジスタにおいて、ベース層と同一の伝導形を有しベース
層に接して半導体基板の主面に沿つてエミツタ層内へ突
出してエミツタ電極に接しベース層とエミツタ電極とを
所定の抵抗値をもつて接続する半導体抵抗領域を設けた
ので、同一半導体基板内にダーリントン接続のプレーナ
形駆動トランジスタ、プレーナ形電力トランジスタ、お
よび電力トランジスタのエミツタとベースとを結ぶ抵抗
を組み込むことができ、特性の向土およびチツプ面積の
減少に役立つ効果がある。
は、ダーリントン接続用の駆動トランジスタと電力トラ
ンジスタとを同一半導体基板上にブレーナ方式で形成し
、絶縁膜を介して上記半導体基板に被着された導体膜に
よつて上記駆動トランジスタのエミツタ電極と上記電力
トランジスタのベース電極とを接続し、上記電力トラン
ジスタにおいて、ベース層と同一の伝導形を有しベース
層に接して半導体基板の主面に沿つてエミツタ層内へ突
出してエミツタ電極に接しベース層とエミツタ電極とを
所定の抵抗値をもつて接続する半導体抵抗領域を設けた
ので、同一半導体基板内にダーリントン接続のプレーナ
形駆動トランジスタ、プレーナ形電力トランジスタ、お
よび電力トランジスタのエミツタとベースとを結ぶ抵抗
を組み込むことができ、特性の向土およびチツプ面積の
減少に役立つ効果がある。
第１図はダーリントン接続のトランジスタの回路図、第
２図は同一半導体基板土にメサ形により形成された従来
のダーリントン接続トランジスタの平面図、第３図は第
２図の一線における断面図、第４図は本発明の実施例装
置の平面図、第５図は第４図のＶ−Ｖ線における断面図
、第６図は実施例装置の等価回路図である。 図において、４４，４５はベース層、４６はコレクタ層
、４８，５０はエミツタ層、５６，６６はエミッタ電極
、５８は導体膜、６０は電力トランジスタ、６２は駆動
トランジスタ、６８は半導体抵抗領域、７０は二酸化ケ
イ素層、７２はベース電極である。
２図は同一半導体基板土にメサ形により形成された従来
のダーリントン接続トランジスタの平面図、第３図は第
２図の一線における断面図、第４図は本発明の実施例装
置の平面図、第５図は第４図のＶ−Ｖ線における断面図
、第６図は実施例装置の等価回路図である。 図において、４４，４５はベース層、４６はコレクタ層
、４８，５０はエミツタ層、５６，６６はエミッタ電極
、５８は導体膜、６０は電力トランジスタ、６２は駆動
トランジスタ、６８は半導体抵抗領域、７０は二酸化ケ
イ素層、７２はベース電極である。
Claims (1)
- 【特許請求の範囲】 １ 同一半導体基板にプレーナ方式にてコレクタ層を共
通にすると共にベース層が互いに十分に絶縁されるよう
に設けられたダーリントン接続用の駆動トランジスタお
よび電力トランジスタ、絶縁膜を介して上記半導体基板
に被着し上記駆動トランジスタのエミッタ電極と上記電
力トランジスタのベース電極とる接続する導体膜、なら
びに上記電力用トランジスタにおいてベース層と同一の
伝導形を有しベース層に接して上記半導体基板の主面に
沿つてエミッタ層内へ突出してエミッタ電極に接しベー
ス層とエミッタ電極とを所定の抵抗値にて接続する半導
体抵抗領域を備えてなる半導体装置。 ２ 駆動トランジスタおよび電力トランジスタがＮＰＮ
トランジスタであることを特徴とする特許請求の範囲第
１項記載の半導体装置。 ３ 駆動トランジスタおよび電力トランジスタがＰＮＰ
トランジスタであることる特徴とする特許請求の範囲第
１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51011103A JPS5925389B2 (ja) | 1976-02-04 | 1976-02-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51011103A JPS5925389B2 (ja) | 1976-02-04 | 1976-02-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5294779A JPS5294779A (en) | 1977-08-09 |
| JPS5925389B2 true JPS5925389B2 (ja) | 1984-06-16 |
Family
ID=11768666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51011103A Expired JPS5925389B2 (ja) | 1976-02-04 | 1976-02-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5925389B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2449333A1 (fr) * | 1979-02-14 | 1980-09-12 | Radiotechnique Compelec | Perfectionnement aux dispositifs semi-conducteurs de type darlington |
| JPS59104165A (ja) * | 1982-12-06 | 1984-06-15 | Mitsubishi Electric Corp | 電力用トランジスタ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081283A (ja) * | 1973-11-16 | 1975-07-01 |
-
1976
- 1976-02-04 JP JP51011103A patent/JPS5925389B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081283A (ja) * | 1973-11-16 | 1975-07-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5294779A (en) | 1977-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4547791A (en) | CMOS-Bipolar Darlington device | |
| JP3818673B2 (ja) | 半導体装置 | |
| JPH049378B2 (ja) | ||
| JPS5925389B2 (ja) | 半導体装置 | |
| JPS58170062A (ja) | 半導体装置 | |
| JPS6239830B2 (ja) | ||
| JPH0333067Y2 (ja) | ||
| JPH06204372A (ja) | 電力用トランジスタ | |
| JPH07288311A (ja) | 半導体集積回路 | |
| JPS5882562A (ja) | 半導体装置 | |
| JPH01273346A (ja) | 半導体装置 | |
| JPS6343899B2 (ja) | ||
| JPH0629466A (ja) | 半導体集積回路 | |
| JP3278498B2 (ja) | 絶縁ゲート型電力用半導体装置 | |
| JPH0348653B2 (ja) | ||
| JP2546179B2 (ja) | 半導体装置 | |
| JPH05326844A (ja) | 半導体集積回路 | |
| JPS6352473B2 (ja) | ||
| JPH04323832A (ja) | 半導体装置およびその製造方法 | |
| JPH05275631A (ja) | バイポーラ集積回路装置 | |
| JPS61240673A (ja) | 接合短絡型プログラマブルリ−ドオンリ−メモリ | |
| JPS62143465A (ja) | 半導体装置 | |
| JPH05343621A (ja) | 電流検出機能付トランジスタ | |
| JPH0555480A (ja) | ＳＯＩ型ＢｉＣＭＯＳゲートアレイ | |
| JPH03234064A (ja) | Ｍｏｓ型電界効果トランジスタ |