JPS62143465A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62143465A JPS62143465A JP28491185A JP28491185A JPS62143465A JP S62143465 A JPS62143465 A JP S62143465A JP 28491185 A JP28491185 A JP 28491185A JP 28491185 A JP28491185 A JP 28491185A JP S62143465 A JPS62143465 A JP S62143465A
- Authority
- JP
- Japan
- Prior art keywords
- base
- regions
- emitter
- collector
- amplification factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、縦型バイポーラトランジスタのレイアウト構
造に関する。
造に関する。
従来の技術
通常のCMO8型半導体集積回路のプロセスにおいて形
成されるウェル拡散層は、縦型バイポーラトランジスタ
のベース領域の形成技術としても利用される。この技術
を利用した従来の縦形バイポーラトランジスタは、第3
図に示すように、基板16をコレクタとして、基板と同
電型のソース・ドレイン拡散によりコレクタ端子14と
基板の接続をし、ウェル拡散層18をベースとして、ウ
ェル拡散層18と同電型のソース・ドレイン拡散により
ベース端子13とウェルの接続をし、ウェル内に形成し
た、ウェルと逆導電型のソース・ドレイン領域をエミソ
、J20として形成される。
成されるウェル拡散層は、縦型バイポーラトランジスタ
のベース領域の形成技術としても利用される。この技術
を利用した従来の縦形バイポーラトランジスタは、第3
図に示すように、基板16をコレクタとして、基板と同
電型のソース・ドレイン拡散によりコレクタ端子14と
基板の接続をし、ウェル拡散層18をベースとして、ウ
ェル拡散層18と同電型のソース・ドレイン拡散により
ベース端子13とウェルの接続をし、ウェル内に形成し
た、ウェルと逆導電型のソース・ドレイン領域をエミソ
、J20として形成される。
発明が解決しようとする問題点
前述のようなCMO3製造技’<Ihを利用して形成さ
れた縦型バイポーラトランジスタの電流増幅率はエミッ
タ、コレクタ、ベースの不純物濃度と幅で決まるが、こ
れらの値は、通常の0MO8)ランジスタに要求される
特性によって決められるため、CMO8型O8回路の製
造プロセスを変更せずに、高い電流増幅率を有するバイ
ポーラトランジスタを得ることは困難である。本発明で
は、縦型バイポーラトランジスタのレイアウト構造を改
良することにより、高い電流増幅率を得ようとするもの
である。 ゛ 問題点を解決するための手段 本発明はベース領域を複数に分割して配設し、この各ベ
ース領域内にエミッタ領域を設け、それら複数の各ベー
ス領域、各エミッタ領域は、それぞれ、導電体配線層で
接続されたものである。
れた縦型バイポーラトランジスタの電流増幅率はエミッ
タ、コレクタ、ベースの不純物濃度と幅で決まるが、こ
れらの値は、通常の0MO8)ランジスタに要求される
特性によって決められるため、CMO8型O8回路の製
造プロセスを変更せずに、高い電流増幅率を有するバイ
ポーラトランジスタを得ることは困難である。本発明で
は、縦型バイポーラトランジスタのレイアウト構造を改
良することにより、高い電流増幅率を得ようとするもの
である。 ゛ 問題点を解決するための手段 本発明はベース領域を複数に分割して配設し、この各ベ
ース領域内にエミッタ領域を設け、それら複数の各ベー
ス領域、各エミッタ領域は、それぞれ、導電体配線層で
接続されたものである。
作用
本発明によると、ベース輸送効率、コレクタ抵抗が改善
され、電流増幅率の高い縦型バイポーラトランジスタが
得られる。
され、電流増幅率の高い縦型バイポーラトランジスタが
得られる。
実施例
第1図は本発明による縦型NPN )う/ジスタのレイ
アウトを示す平面図、第2図(a) 、 (b)はそれ
ぞれの一部のレイアウト平面図と断面構造図である。了
はN2flSi半導体基板でありコレクタとして使用す
る。1はコレクタ端子のコンタクトをとるだめの高濃度
不純物領域、8はP−ウェル拡散層であり、ベース領域
として使用し、P型窩濃度不純物領域2を有する。3は
エミッタとしてのN型高濃度不純物領域であり、ベース
領域にかこまれ、対称的に並んだエミッタ領域が複数個
存在する。4はコレクタ端子としてのアルミニウム電極
配線、6はベース端子としてのアルミニウム電極配線で
ある。第1図のようなレイアウトによると、エミッタの
周辺にベースとベース端子とのコンタクト領域があり、
ベースの周辺にコレクタとコレクタ端子とのコンタクト
領域があるため、ベースの輸送効率が高くなり、コレク
タ抵抗が低くなり、その結果、電流増幅率が高くなる。
アウトを示す平面図、第2図(a) 、 (b)はそれ
ぞれの一部のレイアウト平面図と断面構造図である。了
はN2flSi半導体基板でありコレクタとして使用す
る。1はコレクタ端子のコンタクトをとるだめの高濃度
不純物領域、8はP−ウェル拡散層であり、ベース領域
として使用し、P型窩濃度不純物領域2を有する。3は
エミッタとしてのN型高濃度不純物領域であり、ベース
領域にかこまれ、対称的に並んだエミッタ領域が複数個
存在する。4はコレクタ端子としてのアルミニウム電極
配線、6はベース端子としてのアルミニウム電極配線で
ある。第1図のようなレイアウトによると、エミッタの
周辺にベースとベース端子とのコンタクト領域があり、
ベースの周辺にコレクタとコレクタ端子とのコンタクト
領域があるため、ベースの輸送効率が高くなり、コレク
タ抵抗が低くなり、その結果、電流増幅率が高くなる。
発明の効果
本発明は、CMO8型半導体集積回路のプロセスでウェ
ル拡散層を形成する技術を利用して縦型バイポーラトラ
ンジスタを形成する際、レイアウト構造の改良により、
高い電流増幅率のバイポー第1図は本発明の縦型バイポ
ーラトランジスダ のレイアウト構造平面図、第2図は
、本発明の縦型バイポーラトランジスタの一部のレイア
ウト平面図とその断面図、第3図は従来例装置の断面図
である。
ル拡散層を形成する技術を利用して縦型バイポーラトラ
ンジスタを形成する際、レイアウト構造の改良により、
高い電流増幅率のバイポー第1図は本発明の縦型バイポ
ーラトランジスダ のレイアウト構造平面図、第2図は
、本発明の縦型バイポーラトランジスタの一部のレイア
ウト平面図とその断面図、第3図は従来例装置の断面図
である。
1.10・・・・・・コレクタと電極接続のための高濃
度領域、7・・・・・コレクタ(基板)、2,11・・
・・・・ベースと電極接続のための高濃度領域、8・・
・・・・ベース(ウェル)、3.9・・・・・・エミッ
タ領域、4・・・°°°コレクタ電極、5・・・・・・
ベース電極、6・・・・・・エミッタ電極、12・・・
・・・エミッタ電極、13・・川・ベース電型、14・
・・・・・コレクタ電極、16・・・・・・酸化膜、1
6・・・・・基板、17,19.20・・・・・・ソー
ス・ドレイン拡散、18・・・・・・ウェル。
度領域、7・・・・・コレクタ(基板)、2,11・・
・・・・ベースと電極接続のための高濃度領域、8・・
・・・・ベース(ウェル)、3.9・・・・・・エミッ
タ領域、4・・・°°°コレクタ電極、5・・・・・・
ベース電極、6・・・・・・エミッタ電極、12・・・
・・・エミッタ電極、13・・川・ベース電型、14・
・・・・・コレクタ電極、16・・・・・・酸化膜、1
6・・・・・基板、17,19.20・・・・・・ソー
ス・ドレイン拡散、18・・・・・・ウェル。
代理人の氏名弁理士 中 尾 敏 男 ほか1名NcQ
Claims (1)
- バイポーラトランジスタのコレクタ領域を基板に有し、
このコレクタ領域内に、基板と逆導電型の不純物により
形成した方形状のベース領域を複数個有し、さらに前記
各ベース領域内に上記半導体基板と同導電型の不純物を
注入して形成したエミッタ領域を複数個有し、導電体配
線層により、前記各ベース及び前記各エミッタが電気的
に1つのベース及びエミッタとなるよう接続されている
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28491185A JPS62143465A (ja) | 1985-12-18 | 1985-12-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28491185A JPS62143465A (ja) | 1985-12-18 | 1985-12-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62143465A true JPS62143465A (ja) | 1987-06-26 |
Family
ID=17684645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28491185A Pending JPS62143465A (ja) | 1985-12-18 | 1985-12-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62143465A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6611043B2 (en) | 2000-03-15 | 2003-08-26 | Nec Corporation | Bipolar transistor and semiconductor device having the same |
-
1985
- 1985-12-18 JP JP28491185A patent/JPS62143465A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6611043B2 (en) | 2000-03-15 | 2003-08-26 | Nec Corporation | Bipolar transistor and semiconductor device having the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5017503A (en) | Process for making a bipolar transistor including selective oxidation | |
KR880008428A (ko) | 전기적 활성 트렌치 사용 병합 바이폴라/cmos 기술을 사용하는 반도체 구조물 및 그 제조 방법 | |
KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
JP2743057B2 (ja) | 半導体装置 | |
JPH07142621A (ja) | 垂直バイポーラトランジスタおよび垂直mosfetトランジスタの集積モノリシック装置 | |
US3746949A (en) | Semiconductor device | |
US3755722A (en) | Resistor isolation for double mesa transistors | |
JPH049378B2 (ja) | ||
JPS62143465A (ja) | 半導体装置 | |
JP2627330B2 (ja) | 電圧降下制御ダイオード | |
JPH0240922A (ja) | 半導体装置 | |
JPS58170062A (ja) | 半導体装置 | |
JPS6258678A (ja) | トランジスタ | |
JP3128958B2 (ja) | 半導体集積回路 | |
JP2953623B2 (ja) | プレーナ型サイリスタ | |
JP3157187B2 (ja) | 半導体集積回路 | |
JPS58107645A (ja) | 半導体装置の製法 | |
JP3158404B2 (ja) | 半導体装置の製造方法 | |
JPH079385Y2 (ja) | 半導体集積回路装置 | |
JPH11121459A (ja) | 半導体装置及びそのコレクタ抵抗低減方法 | |
JPH02163940A (ja) | 半導体装置 | |
KR19980077675A (ko) | 자기정렬 바이폴라 트랜지스터 제조 방법 | |
JPH0637098A (ja) | 半導体装置及びその製造方法 | |
JPS62104168A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
JPS60233856A (ja) | 半導体装置 |