JPS589456B2 - デ−タ処理システム - Google Patents
デ−タ処理システムInfo
- Publication number
- JPS589456B2 JPS589456B2 JP53127089A JP12708978A JPS589456B2 JP S589456 B2 JPS589456 B2 JP S589456B2 JP 53127089 A JP53127089 A JP 53127089A JP 12708978 A JP12708978 A JP 12708978A JP S589456 B2 JPS589456 B2 JP S589456B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- data
- memory
- processing
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
本発明は、データ エントリ機能、回線データの受信機
能多数の機能を有し、優先権の高い割込に対する処理を
自動的に切換えて実行するようにしたデータ処理システ
ムに関し、特にフロッピーディスク等の補助記憶装置を
使用した処理に対して割込が発生した場合、作成中のフ
ァイルを破壊することのないようにしたデータ処理シス
テムに関する。
能多数の機能を有し、優先権の高い割込に対する処理を
自動的に切換えて実行するようにしたデータ処理システ
ムに関し、特にフロッピーディスク等の補助記憶装置を
使用した処理に対して割込が発生した場合、作成中のフ
ァイルを破壊することのないようにしたデータ処理シス
テムに関する。
本発明はそれに限られるものではないが、在庫管理端末
、生産管理端末等、不特定多数のデータが発生し、これ
らデータを一旦フロッピーディスク、或は磁気テープ等
に記憶し、これらをホストCPU側に受渡すシステムが
知られている。
、生産管理端末等、不特定多数のデータが発生し、これ
らデータを一旦フロッピーディスク、或は磁気テープ等
に記憶し、これらをホストCPU側に受渡すシステムが
知られている。
またこうしたシステムにおける端末では、例えばデータ
エントリ機能を含めた入出力機能、フロッピーディスク
等による記憶機能、更にはホストCPUとのデータの受
授を行なう回線制御機能を備えたデータ処理システムが
知られている。
エントリ機能を含めた入出力機能、フロッピーディスク
等による記憶機能、更にはホストCPUとのデータの受
授を行なう回線制御機能を備えたデータ処理システムが
知られている。
しかしながら、これら端末側のデータ処理システムでは
、このシステムを大型化させないためにプログラムを記
憶できるメモリ容量が小さくされ処理装置が並列処理で
きないようにされている。
、このシステムを大型化させないためにプログラムを記
憶できるメモリ容量が小さくされ処理装置が並列処理で
きないようにされている。
このため例えばデータ エントリ装置からのデータをフ
ァイルとして補助記憶装置に格納処理している途中に、
より優先度の高い処理に応じた割込、例えばホストCP
Uからの処理の依頼、伝文の選出の指令等が発生した場
合、作成中のファイルは途中のままで、回線制御処理が
実行されてしまい、データエントリ処理が再開した際、
ファイルの終了位置、プログラムの進行過程が判別でき
ず、ファイルが破壊されるという欠点を有している。
ァイルとして補助記憶装置に格納処理している途中に、
より優先度の高い処理に応じた割込、例えばホストCP
Uからの処理の依頼、伝文の選出の指令等が発生した場
合、作成中のファイルは途中のままで、回線制御処理が
実行されてしまい、データエントリ処理が再開した際、
ファイルの終了位置、プログラムの進行過程が判別でき
ず、ファイルが破壊されるという欠点を有している。
本発明の目的は、以上説明した欠点を取除くべく、メモ
リ容量を更に少なくできファイルが破壊されず、プログ
ラム処理途中の場合は、プログラムの開始位置が再開時
に容易に判別できるデータ処理システムを提供すること
にある。
リ容量を更に少なくできファイルが破壊されず、プログ
ラム処理途中の場合は、プログラムの開始位置が再開時
に容易に判別できるデータ処理システムを提供すること
にある。
上記目的を達成するため、本発明では、プログラム名と
、処理中のプログラムの位置とをメモリのレジスク領域
に記憶し、割込まれた装置に対するプログラムをロード
し、ファイルには強制的にファイルが閉じられた事を示
す信号を記憶するようにし、割込みに対する処理終了後
、退避されたデータ及び強制終了信号を基に割込前のプ
ログラム実行を再開したものである。
、処理中のプログラムの位置とをメモリのレジスク領域
に記憶し、割込まれた装置に対するプログラムをロード
し、ファイルには強制的にファイルが閉じられた事を示
す信号を記憶するようにし、割込みに対する処理終了後
、退避されたデータ及び強制終了信号を基に割込前のプ
ログラム実行を再開したものである。
以下本発明を実施例を基に詳述する。
第1図は本発明の一実施例のシステムのブロック図、第
2図、第3図a,bは本発明の要部説明図である。
2図、第3図a,bは本発明の要部説明図である。
図中μCPUは処理装置であって、マイクロプロセッサ
等が使用され、アキュームレータACC1プログラム
カウンタPC.出力用のラッチ回路LTを備えるもの(
以下マイクロプロセッサと称する)MEMはメモリであ
り第2図を参照して後述する如《、読取専用領域ROM
とランダム アクセス領域RAMとアドレスデコーダA
Dとにより構成され、イニシャルプログラムエリア、モ
ニタタエリア、フラグエリア、システムプログラムエリ
ア等を有するもの、SFD,MFDは、補助記憶装置で
あるフロッピーディスクであり、各々第3図a,bを参
照して後述する如く、複数のプログラムを記憶するもの
SFDと、データ ファイルを作成するものMFDとを
示している。
等が使用され、アキュームレータACC1プログラム
カウンタPC.出力用のラッチ回路LTを備えるもの(
以下マイクロプロセッサと称する)MEMはメモリであ
り第2図を参照して後述する如《、読取専用領域ROM
とランダム アクセス領域RAMとアドレスデコーダA
Dとにより構成され、イニシャルプログラムエリア、モ
ニタタエリア、フラグエリア、システムプログラムエリ
ア等を有するもの、SFD,MFDは、補助記憶装置で
あるフロッピーディスクであり、各々第3図a,bを参
照して後述する如く、複数のプログラムを記憶するもの
SFDと、データ ファイルを作成するものMFDとを
示している。
またKB,KBCはキーボード及びキーボードコントー
ラ、DSP,DCNはディスプレイ装置及びディスプレ
イコントローラ、LNCは回線制御部であり、モデムM
I)からのデータをバツファBUF3に蓄積し、制御部
LCNTにより、マイクロプロセッサMCPUに割込み
を上げ、データを受渡すようにされるもの、TRは送信
側であり、交換回線網LNLと、発呼装置TRMで構成
されるものである。
ラ、DSP,DCNはディスプレイ装置及びディスプレ
イコントローラ、LNCは回線制御部であり、モデムM
I)からのデータをバツファBUF3に蓄積し、制御部
LCNTにより、マイクロプロセッサMCPUに割込み
を上げ、データを受渡すようにされるもの、TRは送信
側であり、交換回線網LNLと、発呼装置TRMで構成
されるものである。
次に動作を詳述する。A.初期動作:
■ 電源が投入されると、マイクロプロセッサMCPU
はアドレスデコーダADを介してメモリMEMの読取専
用領域ROM内のイニシャルプログラムの格納された番
地、第2図では“FOOO”番地(但し16進)を指定
し,ここに格納されたイニシャル プログラムに応じて
動作するようにされる。
はアドレスデコーダADを介してメモリMEMの読取専
用領域ROM内のイニシャルプログラムの格納された番
地、第2図では“FOOO”番地(但し16進)を指定
し,ここに格納されたイニシャル プログラムに応じて
動作するようにされる。
■ イニシャル プログラム内には、このシステムの基
本機能となる例えばデータエントリプログラムをランダ
ム アクセス領域RAM内のシステム プログラム エ
リアに読込む命令が記載される。
本機能となる例えばデータエントリプログラムをランダ
ム アクセス領域RAM内のシステム プログラム エ
リアに読込む命令が記載される。
このためマイクロプロセッサMCPUはこの命令を読込
んだ際、例えばプログラム名を内部レジスタに入れた後
フロッピー ディスク コントローラFDCを指定し、
フロッピー ディスクSFDから所定のプログラムを検
索するようにされる。
んだ際、例えばプログラム名を内部レジスタに入れた後
フロッピー ディスク コントローラFDCを指定し、
フロッピー ディスクSFDから所定のプログラムを検
索するようにされる。
第3図bにおいて、フロッピー テ゛イスクSF(以下
システム フロッピーと称する)は、インデックス エ
リアと、プログラム格納エリアとにより構成されている
。
システム フロッピーと称する)は、インデックス エ
リアと、プログラム格納エリアとにより構成されている
。
インデックスエリアには、格納してあるプログラムに対
応して、当該プログラムの先頭アドレス当該プログラム
の記障された領域の最終アドレス、プログラム名が記載
されている。
応して、当該プログラムの先頭アドレス当該プログラム
の記障された領域の最終アドレス、プログラム名が記載
されている。
このためマイクロプロセッサMCPUとフロッピーディ
スク コントローラFOCとによりフロッピーディスク
SFDは、次のように制御される。
スク コントローラFOCとによりフロッピーディスク
SFDは、次のように制御される。
即ち、先ずマイクロプロセッサMCPUのラッチ回路L
Tにフロッピーディスク コントローラFDCを指定し
、フロッピーディスクSFDからデータを読取る事を指
定する。
Tにフロッピーディスク コントローラFDCを指定し
、フロッピーディスクSFDからデータを読取る事を指
定する。
この指定はバツファBUFIで受取られ、コントローラ
FDC内の符号識別回路例えばラッチ回路等により、ス
イッチSWをフロツピーディスクSFDに切替え、読取
モードにする。
FDC内の符号識別回路例えばラッチ回路等により、ス
イッチSWをフロツピーディスクSFDに切替え、読取
モードにする。
これによりフロッピーディスクSFDが駆動される。
システム フロッピーSFDからのインデックス部分の
データは読取、書込制御部で所定の例えば NRZi信号に変換されバツファBUF1に蓄積されマ
イクロプロセッサMCPUに受渡される。
データは読取、書込制御部で所定の例えば NRZi信号に変換されバツファBUF1に蓄積されマ
イクロプロセッサMCPUに受渡される。
マイクロプロセッサMCPUでは、インデックス部分に
格納されるプログラム名と、前述の如くしてマイクロプ
ロセッサMPU内部に格納したプログラム名とを比較し
、一致した場合イニシアルプログラムを歩進し、バツフ
ァBUG1に読出されるプログラムの先頭アドレスを読
取り、内部レジスタにこのアドレスを格納する。
格納されるプログラム名と、前述の如くしてマイクロプ
ロセッサMPU内部に格納したプログラム名とを比較し
、一致した場合イニシアルプログラムを歩進し、バツフ
ァBUG1に読出されるプログラムの先頭アドレスを読
取り、内部レジスタにこのアドレスを格納する。
次に、再度フロッピーディスクSFDを前述の如く駆動
せしめこのアドレスに対応する開始アドレスから領域の
最終アドレス迄に読取られたプログラムをメモリMEM
ランダムアクセス領域RAMのシステム プログラムエ
リアに格納せしめる。
せしめこのアドレスに対応する開始アドレスから領域の
最終アドレス迄に読取られたプログラムをメモリMEM
ランダムアクセス領域RAMのシステム プログラムエ
リアに格納せしめる。
B・エントリー動作:
システムのプログラムが第2図ではシステムプログラム
エリアに上述の如くしてイニシャル プログラム ロ
ーデイングされると、キーボードKB等からの入力が可
能となる。
エリアに上述の如くしてイニシャル プログラム ロ
ーデイングされると、キーボードKB等からの入力が可
能となる。
キーボードKBからデータが入力されると、一旦バソフ
ァBUF2にそのデータが蓄積される。
ァBUF2にそのデータが蓄積される。
蓄積された時点で制御部KCONTがマイクロプロセッ
サMCPUに対して割込みを上げるようにされる。
サMCPUに対して割込みを上げるようにされる。
割込みによりマイクロプロセッサMCPUは、割込され
た装置がどの装置であるか識別し、キーボードKBから
のデータである事が判別されると、入力されたデータを
システムプログラム エリアのプログラムに従って処理
せしめる。
た装置がどの装置であるか識別し、キーボードKBから
のデータである事が判別されると、入力されたデータを
システムプログラム エリアのプログラムに従って処理
せしめる。
処理されたデータは、バツファBUF1に受渡される。
またこの受渡しの直前にマイクロプロセッサMPUはフ
ロッピーディスク コントローラにフロッピーMPを収
容したフロッピーディスクMFDを書込モードにせしめ
る制御データを受渡ししており、このバッファBUF1
に上述の如くして格納されたデータが変調され、スイッ
チSWを介してフロッピーディスクMFDに受渡される
。
ロッピーディスク コントローラにフロッピーMPを収
容したフロッピーディスクMFDを書込モードにせしめ
る制御データを受渡ししており、このバッファBUF1
に上述の如くして格納されたデータが変調され、スイッ
チSWを介してフロッピーディスクMFDに受渡される
。
第3図aは、このフロッピーMP(以下メインフロッピ
ーと称する)を概念的に示す図であり、第3図bと同様
にインデツクスエリア、データ エリアとを有している
。
ーと称する)を概念的に示す図であり、第3図bと同様
にインデツクスエリア、データ エリアとを有している
。
このメインフロッピーMFのインデックスエリアには、
各ファイル名と各ファイルの先頭アドレス、最終データ
アドレス等が格納され、最終データ アドレスを常時
データの書込み毎に変更するようにされる。
各ファイル名と各ファイルの先頭アドレス、最終データ
アドレス等が格納され、最終データ アドレスを常時
データの書込み毎に変更するようにされる。
上述の如くして入力されたデータは、所定のフォーマッ
トにされ、フロツピーディスク コントローラFDCに
よりフロッピーディスクMFDによりファイル デーク
として格納される。
トにされ、フロツピーディスク コントローラFDCに
よりフロッピーディスクMFDによりファイル デーク
として格納される。
またこうした入力デークは、ディスプレイコントローラ
DCNを介してディスプレイDSPにモニタ表示される
。
DCNを介してディスプレイDSPにモニタ表示される
。
C.割込動作:
■ 交換回線LNKを介して発呼側TRN、例えばホス
トCPUから所定の指令が送出された場合、先ずモデル
MDが、所定信号が受信された事を出力する。
トCPUから所定の指令が送出された場合、先ずモデル
MDが、所定信号が受信された事を出力する。
■ 次に回線制御部LNCの制御回路LCNTはマイク
ロプロセッサMCPUに対し、割込を上げる。
ロプロセッサMCPUに対し、割込を上げる。
■ マイクロプロセッサMCPUはこの割込に応じて、
プログラムカウンタPCの内容を一旦内部レジスタIR
に蓄積する。
プログラムカウンタPCの内容を一旦内部レジスタIR
に蓄積する。
■ 次にプログラムカウンタPCに割込処理プログラム
の先頭アドレス、第2図では “2000”番地をセットし、割込処理プログラムを実
行する。
の先頭アドレス、第2図では “2000”番地をセットし、割込処理プログラムを実
行する。
■ マイクロプロセッサMCPUは割込処理プログラム
により、割込された機器が回線制御部LNCである事を
判別する。
により、割込された機器が回線制御部LNCである事を
判別する。
回線制御部からの割込みは、通常回線が保留される時間
を短縮されるよう優先度を高くしてある。
を短縮されるよう優先度を高くしてある。
■ この検出により現在フロッピーディスクMP上に作
成中のファイルを強制的にクローズするようにされる。
成中のファイルを強制的にクローズするようにされる。
つまり先ず、マイクロプロセッサMCPUはメモリME
Mのシステムプログラム エリアに記憶されている強制
終了コードDEC(第2図図示)を読出し、バツファB
UF1に転送し書込中のデータの末尾に強制終了コード
を記憶させる(第3図a図示)。
Mのシステムプログラム エリアに記憶されている強制
終了コードDEC(第2図図示)を読出し、バツファB
UF1に転送し書込中のデータの末尾に強制終了コード
を記憶させる(第3図a図示)。
次にメインフロッピーディスクMFのインデックスエリ
アに終了位置を記憶してファイルを終了せしめる。
アに終了位置を記憶してファイルを終了せしめる。
■ 次にマイクロプロセッサMCPUは内部レジスタI
Rに蓄積されたプログラムカウンタPCのカウント値を
メモリMEMのモニタエリアに記憶するようにされる。
Rに蓄積されたプログラムカウンタPCのカウント値を
メモリMEMのモニタエリアに記憶するようにされる。
第2図においてメモリMEM内のモニタエリアはランダ
ムアクセス領域RAM内に配置され、更にモニタエリア
内にジョブレジスタJRが配置される。
ムアクセス領域RAM内に配置され、更にモニタエリア
内にジョブレジスタJRが配置される。
また、このジョブレジスタJRのジョブ番号領域にイニ
シャルプログラム ローデイングのステップで読出され
る処理プログラムに対応する処理プログラム名が、格納
される。
シャルプログラム ローデイングのステップで読出され
る処理プログラムに対応する処理プログラム名が、格納
される。
上述の如くしてマイクロプロセッサMCPUから供給さ
れるプログラム カウンタの値はジョブレジスタJR内
のプログラム番号領域PNOに格納され、更に前述のア
キュームレータACC,或は他のレジスタの内容は、ス
タック領域STDに格納される。
れるプログラム カウンタの値はジョブレジスタJR内
のプログラム番号領域PNOに格納され、更に前述のア
キュームレータACC,或は他のレジスタの内容は、ス
タック領域STDに格納される。
■ ファイルを強制終了せしめ、処理中のデータを退避
させるステップが終了すると、次にマイクロプロセッサ
MCPUは割込プログラムにより、当該割込みを発生し
た装置が、回線制御部であるので、回線制御部LNCを
制御するプログラムをローデイングするステップに移行
する。
させるステップが終了すると、次にマイクロプロセッサ
MCPUは割込プログラムにより、当該割込みを発生し
た装置が、回線制御部であるので、回線制御部LNCを
制御するプログラムをローデイングするステップに移行
する。
このステップは、先ず、フロッピーディスク コントロ
ーラFDCの制御部CONTFを指定し、スイッチSW
を切替えてシステムフロッピー側を読出し制御部RWC
に接続させる。
ーラFDCの制御部CONTFを指定し、スイッチSW
を切替えてシステムフロッピー側を読出し制御部RWC
に接続させる。
次に例えば回線制御部LNCが割込を発生した時点で、
マイクロプロセッサMCPUで作成し、これをフロッピ
ーディスク コントローラに受渡すようにされたプログ
ラム名を基にフロッピーディスク コントローラFDC
に対し該当プログラムを前述の如く検索させる。
マイクロプロセッサMCPUで作成し、これをフロッピ
ーディスク コントローラに受渡すようにされたプログ
ラム名を基にフロッピーディスク コントローラFDC
に対し該当プログラムを前述の如く検索させる。
■ 検索されたプログラムがメモリMEMにロードされ
たプログラムに従って前述と同様に処理が実行される。
たプログラムに従って前述と同様に処理が実行される。
■ 回線プログラムによる処理が終了すると、モニタ領
域のジョブレジスタJRに退避されている各データがマ
イクロプロセッサMCPU内に復帰される。
域のジョブレジスタJRに退避されている各データがマ
イクロプロセッサMCPU内に復帰される。
このステップでは、先ず、ジョブ レジスタJRのジョ
ブ番号領域JNOが読出され、フロッピーディスク コ
ントローラFDCを介して前述の如く、格納されている
プログラム名に応じたプログラムがシステムフロッピー
SPから読出され、メモリMEMの所定領域に格納され
る。
ブ番号領域JNOが読出され、フロッピーディスク コ
ントローラFDCを介して前述の如く、格納されている
プログラム名に応じたプログラムがシステムフロッピー
SPから読出され、メモリMEMの所定領域に格納され
る。
次にマスタ フロッピーディスクMFの強制終了コード
DECを検索し、強制終了コードDECの直前のファイ
ル上のアドレスを検出する。
DECを検索し、強制終了コードDECの直前のファイ
ル上のアドレスを検出する。
尚この時、メイン フロッピー ディスクMPが例えば
回線データを格納するために交換されていた場合には、
表示制御部DCNを介してディスプレイDSPにエント
リー用のフロッピーディスクをセットするよう表示せし
める。
回線データを格納するために交換されていた場合には、
表示制御部DCNを介してディスプレイDSPにエント
リー用のフロッピーディスクをセットするよう表示せし
める。
ファイルのアドレスが検出された後プログラム番号領域
PNOのデータはマイクロプロセッサMCPUのプログ
ラム ガウンタPCに、他のスタックデータは各々対応
するアキュームレータACC,内部レジスタIR等に再
セットされる。
PNOのデータはマイクロプロセッサMCPUのプログ
ラム ガウンタPCに、他のスタックデータは各々対応
するアキュームレータACC,内部レジスタIR等に再
セットされる。
これによりフロッピーディスクに作成されるファイルは
中断され破棄されることなく、読出することができる。
中断され破棄されることなく、読出することができる。
以上記載した様に本発明によれば、各部の処理プログラ
ムは、割込発生毎にロードするようにしているから、プ
ログラムを記憶するための領域は少なくする事ができ、
ファイル上には強制終了コードを書込みこのコードを検
出して中断されたプログラムによるファイル作成処理を
再開しているため、ファイルを破壊させないデータ処理
システムが実現される。
ムは、割込発生毎にロードするようにしているから、プ
ログラムを記憶するための領域は少なくする事ができ、
ファイル上には強制終了コードを書込みこのコードを検
出して中断されたプログラムによるファイル作成処理を
再開しているため、ファイルを破壊させないデータ処理
システムが実現される。
第1図は本発明の一実施例のブ冶ツク図、第2図、第3
図a,bは本発明の一実施例の要部説明図である。 図中MCPUはマイクロプロセッサ、MEMはメモリ、
DSPはディスプレイ、DCNは表示制御部、KB,K
BCはキーボード及びその制御部SF,MP及びSFD
,MFDはフロッピーディスク及びフロッピーディスク
装置、LNCは回線制御部、TRは、送信側装置である
。
図a,bは本発明の一実施例の要部説明図である。 図中MCPUはマイクロプロセッサ、MEMはメモリ、
DSPはディスプレイ、DCNは表示制御部、KB,K
BCはキーボード及びその制御部SF,MP及びSFD
,MFDはフロッピーディスク及びフロッピーディスク
装置、LNCは回線制御部、TRは、送信側装置である
。
Claims (1)
- 1 所定の処理プログラムを実行する処理ユニットと、
該処理プログラムを格納するプログラムメモリと、デー
タを格納するデータ メモリと、複数種類の処理プログ
ラムを記憶する補助プログラム メモリとを備え、補助
プログラム メモリから該所定の処理プログラムを該プ
ログラム メモリにロードして処理プログラムを実行す
るデータ処理システムにおいて、外部からの割込みに対
し 該処理中のプログラムのジョブを退避するジョブレ
ジスタを備え、該データ メモリ上に強制終了情報を記
憶した後、該補助プログラム メモリから割込みされた
プログラムを該プログラムメモリにロードし、該割込プ
ログラム終了後、上記ジョブレジスクに蓄積されたジョ
ブデータに対応する該補助プログラム メモリのプログ
ラムをプログラム メモリにロードし、更に上記データ
メモリ上の強制終了情報によりデータ書込アドレスを検
出して再開することを特徴とするデータ処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53127089A JPS589456B2 (ja) | 1978-10-16 | 1978-10-16 | デ−タ処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53127089A JPS589456B2 (ja) | 1978-10-16 | 1978-10-16 | デ−タ処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5553748A JPS5553748A (en) | 1980-04-19 |
JPS589456B2 true JPS589456B2 (ja) | 1983-02-21 |
Family
ID=14951302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53127089A Expired JPS589456B2 (ja) | 1978-10-16 | 1978-10-16 | デ−タ処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS589456B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02166801A (ja) * | 1988-12-20 | 1990-06-27 | Mitsubishi Electric Corp | ファラデー旋回子用フェライト |
-
1978
- 1978-10-16 JP JP53127089A patent/JPS589456B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5553748A (en) | 1980-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2829091B2 (ja) | データ処理システム | |
JPS589456B2 (ja) | デ−タ処理システム | |
US20040103229A1 (en) | Bus management techniques | |
JPH01286029A (ja) | マイクロプログラムのパッチ方式 | |
JPH0126086B2 (ja) | ||
JPS5826043B2 (ja) | プロセツサのリセツト方式 | |
JP2501393B2 (ja) | 直接メモリアクセス装置 | |
JPS62137627A (ja) | メモリダンプ方式 | |
JP3262130B2 (ja) | 情報処理装置 | |
JP2000155677A (ja) | プログラムの暴走防止方法、そのためのコンピューターシステムと暴走防止プログラムを記録した記録媒体 | |
JPS59144955A (ja) | 情報処理装置 | |
JPH09231114A (ja) | ファイル形式変換システム | |
JP2524673B2 (ja) | 直接メモリアクセス装置 | |
JPS6212535B2 (ja) | ||
JPH0713921A (ja) | Dmaコントローラ装置 | |
JPH01274258A (ja) | データ記憶装置の書き込み保証方式 | |
JPH11134202A (ja) | タスク切替え装置 | |
JPH0335331A (ja) | 周辺制御装置 | |
JPH01106132A (ja) | データ処理装置 | |
JPH0512072A (ja) | コンピユータの障害情報採取システム | |
JPS61255440A (ja) | プログラム中断制御方式 | |
JPS62276634A (ja) | 仮想計算機システム | |
JPH1027153A (ja) | バス転送装置 | |
JPH02171802A (ja) | プログラマブルコントローラ | |
JPH04229302A (ja) | 制御処理装置 |