JPS5891659A - 電極配線形成法 - Google Patents
電極配線形成法Info
- Publication number
- JPS5891659A JPS5891659A JP19023281A JP19023281A JPS5891659A JP S5891659 A JPS5891659 A JP S5891659A JP 19023281 A JP19023281 A JP 19023281A JP 19023281 A JP19023281 A JP 19023281A JP S5891659 A JPS5891659 A JP S5891659A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- forming
- electrode
- electrode wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、４他並１１４膜の上の形成された咳化物系
ｆｉｓ！：Ｍヘレーザビームを照射して被照射部の４樵
瀘ＩＩ４護を′通択旧に絶藏吻化させる新規な題倫配繊
形成法に関するものである。
ｆｉｓ！：Ｍヘレーザビームを照射して被照射部の４樵
瀘ＩＩ４護を′通択旧に絶藏吻化させる新規な題倫配繊
形成法に関するものである。
Ｌ８工がＶＬ８工化の４を歩むとともに４成木千敢の顕
著な４加はもとより菓子寸法もそれに伴なって稍小化の
一途をたどっている。１１１１ｉｌのＶＬ８工に東横さ
れる構成素子数を４加させるには、礪子寸法を剣小させ
れば見掛は上その目的は遵せられるが、４子の動作原理
を勘案すると、あるいは（Ｎ＠性。
著な４加はもとより菓子寸法もそれに伴なって稍小化の
一途をたどっている。１１１１ｉｌのＶＬ８工に東横さ
れる構成素子数を４加させるには、礪子寸法を剣小させ
れば見掛は上その目的は遵せられるが、４子の動作原理
を勘案すると、あるいは（Ｎ＠性。
生産歩留りなどを４Ｍ１ｔ、ｙこＡｌ！Ｉ會、おのＴと
その系子の幾何学的形層１寸法にギリギ＋Ｊ、ＤｐＭ界
が見い出されることはｇうまでもない。
その系子の幾何学的形層１寸法にギリギ＋Ｊ、ＤｐＭ界
が見い出されることはｇうまでもない。
そこで、前記のＬＳＩのＩｊ１６所度化という課題を技
術的にブレークスルーする新しいデバイス形成技術が求
められており、その解答の一つρイ、絶＃膜を介して単
結１シリコン膜を三伏元的に電量４４ｒｍね合わせ、そ
れらを電気的に相互結線して有機的に動作させる機能を
実視させる三へ元木子Ｃある。三次元本子を実用化させ
るにはいくつかの基本技術を開＠することか大削提とな
る。Ｍ晶化技術、４８＃技術、４Ｌ坦化技術、スルーホ
ール技術。
術的にブレークスルーする新しいデバイス形成技術が求
められており、その解答の一つρイ、絶＃膜を介して単
結１シリコン膜を三伏元的に電量４４ｒｍね合わせ、そ
れらを電気的に相互結線して有機的に動作させる機能を
実視させる三へ元木子Ｃある。三次元本子を実用化させ
るにはいくつかの基本技術を開＠することか大削提とな
る。Ｍ晶化技術、４８＃技術、４Ｌ坦化技術、スルーホ
ール技術。
放熱技術、デバイス技術、微細化技術、積Ｉ−技術など
がその代表的基本技術である。
がその代表的基本技術である。
これらｄ技術のうち、形成された電極配線の断線を抑止
する役目を果たすのが、いわゆる平坦化技術である。
する役目を果たすのが、いわゆる平坦化技術である。
従来、素子形成面を寮坦化する方法としては、バルク基
板がシリコンの場合、このシリコンの酸化時に耐酸化性
のマスク（たとえば５ｉａＮ４）で局所的に復い、所望
の鎖酸にのみ５ｉＯｓｌｌｄｌを選択的に形成する、い
わゆるＬＯＯＯ８法を採用して、分離用８１０ｇ＊４の
段差を低減化させて、この段差部の勾配が原因ｅ゛４極
配線が断線に至るのを抑えていた。ま之、之とえ分離用
５１０２膜４崖が急勾配であっても、あるいはＭＯＳ
（Ｍｅｔａｌ ０ｘｉｄｅ Ｓｅｍ１ｃｏｎ−ａｕｃｔ
ｏｒ）デバイスのように多数のゲート電極が縦横に走る
４４１Ｎ、ゲート電極端の段差が密果していても、これ
ら分離用５１０ｇ １％ ＋ゲート電極上にあらかじめ
リンをドーグした５ｉｏ２ｔｌ！（リンａ酸カフ ｘ
； ｐｓＧＪ ＋ ％相哉長（ＯＶＤ） テ形成し、ｓ
ｉｍ熱処理を施せば、含有リンｌ！ｌＩ健に依存し九平
滑向が再現性良（得られる。したがって、この平滑面上
に徴−電極配線が走っても段差が原因で１Ｌ４１１＋１
に至ることはなかった。
板がシリコンの場合、このシリコンの酸化時に耐酸化性
のマスク（たとえば５ｉａＮ４）で局所的に復い、所望
の鎖酸にのみ５ｉＯｓｌｌｄｌを選択的に形成する、い
わゆるＬＯＯＯ８法を採用して、分離用８１０ｇ＊４の
段差を低減化させて、この段差部の勾配が原因ｅ゛４極
配線が断線に至るのを抑えていた。ま之、之とえ分離用
５１０２膜４崖が急勾配であっても、あるいはＭＯＳ
（Ｍｅｔａｌ ０ｘｉｄｅ Ｓｅｍ１ｃｏｎ−ａｕｃｔ
ｏｒ）デバイスのように多数のゲート電極が縦横に走る
４４１Ｎ、ゲート電極端の段差が密果していても、これ
ら分離用５１０ｇ １％ ＋ゲート電極上にあらかじめ
リンをドーグした５ｉｏ２ｔｌ！（リンａ酸カフ ｘ
； ｐｓＧＪ ＋ ％相哉長（ＯＶＤ） テ形成し、ｓ
ｉｍ熱処理を施せば、含有リンｌ！ｌＩ健に依存し九平
滑向が再現性良（得られる。したがって、この平滑面上
に徴−電極配線が走っても段差が原因で１Ｌ４１１＋１
に至ることはなかった。
しかし、既に述べたように絶縁膜を介して、独立した単
結晶シリコン膜に形成され、・ヒそれぞれの一層デバイ
ス、二層デバイスあるいはそれ以上のｍ１ｌｌテハイス
を積層するのが三次元素子の后本構造であるので、各層
で発生した段差はそのままと層のデバイスに引きつがれ
るとともに、１−々の段差は上層へ波及する毎に＊唆な
形態へと進化ｒることは明らかである。このような状況
下のデバイス形成面へ微細な電極配線をパターン形成す
ればこれら段差ｔＨ５で断線が多発することはぎうまＣ
もない。
結晶シリコン膜に形成され、・ヒそれぞれの一層デバイ
ス、二層デバイスあるいはそれ以上のｍ１ｌｌテハイス
を積層するのが三次元素子の后本構造であるので、各層
で発生した段差はそのままと層のデバイスに引きつがれ
るとともに、１−々の段差は上層へ波及する毎に＊唆な
形態へと進化ｒることは明らかである。このような状況
下のデバイス形成面へ微細な電極配線をパターン形成す
ればこれら段差ｔＨ５で断線が多発することはぎうまＣ
もない。
本発明は既に詳細に述べた従来のデバイス形成技術の―
点を克服するためになされたもので゛、と（に−極記線
形成後に発生する配４１４部の反差を生じさせずに平坦
化を実現する新しい４桟記巌形成法を提供することを目
的としている。
点を克服するためになされたもので゛、と（に−極記線
形成後に発生する配４１４部の反差を生じさせずに平坦
化を実現する新しい４桟記巌形成法を提供することを目
的としている。
以下、代表的を従来技術と本発明の一実に的について図
で説明する。第１図は従来技術にもとづく三次元系子の
断面図Ｃある。出発材料であるシリコン単結晶基板（１
）上に５ｉｎｓ ８１Ｉ（２）が形成されており、この
上に第１層の４極記線たとえばＡｔｒｆ。
で説明する。第１図は従来技術にもとづく三次元系子の
断面図Ｃある。出発材料であるシリコン単結晶基板（１
）上に５ｉｎｓ ８１Ｉ（２）が形成されており、この
上に第１層の４極記線たとえばＡｔｒｆ。
練（３）パターンが形成されている。このＩＬＬ配線（
３）ヘハハッシヘーション＠（４１が全面に７ポジシヨ
ンされている。次いＣ第２層のデバイスを構成するため
のシリコン４Ｌｔ１晶膜（５局ｆ均一にパッシベーショ
ン−（４）上へ形成され、第１鳩のデバイスと同様に１
１１ｇｇ層目のＳｉＯ♀膜ｔｔｌＪが形成されてその上
に４２１ｔ１１目のＡｔ配線（７）がパターン形成され
ている。
３）ヘハハッシヘーション＠（４１が全面に７ポジシヨ
ンされている。次いＣ第２層のデバイスを構成するため
のシリコン４Ｌｔ１晶膜（５局ｆ均一にパッシベーショ
ン−（４）上へ形成され、第１鳩のデバイスと同様に１
１１ｇｇ層目のＳｉＯ♀膜ｔｔｌＪが形成されてその上
に４２１ｔ１１目のＡｔ配線（７）がパターン形成され
ている。
そして、この従来法では、第２層のＡｔ配線の段差部で
配線のくひれ部ｉ８Ｊ ｂｉ ＠生している。
配線のくひれ部ｉ８Ｊ ｂｉ ＠生している。
第２図は本発明の技術を使った場合の三次元系子の＃ｒ
ｆｊＪ図の一例である。縦方向の基本構造は従来法と同
様であるが、第１層のＡｔｍ ４１ （３Ｊのパターン
形成法が全くＡなる。すなわち、シリコン単結晶基板１
１＋上＋７） ５ｉｎ２＠ ｔ２３ ニＡｔ１４極膜を
蒸着あるいはスパッタリングで形成した時点では写真製
版ハ行なわずにパッシベーショ７ｍ （８１０２） （
４１’ｋ ’ｅ’のままの状態でデポジションする。次
いで光学的に細く絞ったレーザビーム（第２図には記載
ｔ、テいない）を所望の電株配線パターン以外の一城に
正確に照射する。これによって被照射部のＡｔ’ｉｌｌ
樵は昇温し、同時にパツシベーシヨン膜（４）および８
１０１１膜（２）から酸系を奪いとり瞬時にして酸化し
ＡｌｅＯｓ膜（９）へと構造変化する。このＡｔａＯ３
はきわめて高い絶縁特性を有するが故に未照射部のＡｔ
配線（３）のみが導電性を保持し所望の配縁ノ（ターン
を形成することがａ１組となるとともに４１図に見られ
た如き第１層Ａｔ配線（３）に原因する段差は全く生じ
ないので、シリコン単結１貞Ｌ５１ 、５ｉｎｓ ＠（
６）を更に形成しても段差が上層のデノ（イスへと波及
しないので、たとえば第２層のＡｔ配＠ （７１を〕く
ターン形成してもこれが断線を惹起させることにならな
いことは多言を要しない。
ｆｊＪ図の一例である。縦方向の基本構造は従来法と同
様であるが、第１層のＡｔｍ ４１ （３Ｊのパターン
形成法が全くＡなる。すなわち、シリコン単結晶基板１
１＋上＋７） ５ｉｎ２＠ ｔ２３ ニＡｔ１４極膜を
蒸着あるいはスパッタリングで形成した時点では写真製
版ハ行なわずにパッシベーショ７ｍ （８１０２） （
４１’ｋ ’ｅ’のままの状態でデポジションする。次
いで光学的に細く絞ったレーザビーム（第２図には記載
ｔ、テいない）を所望の電株配線パターン以外の一城に
正確に照射する。これによって被照射部のＡｔ’ｉｌｌ
樵は昇温し、同時にパツシベーシヨン膜（４）および８
１０１１膜（２）から酸系を奪いとり瞬時にして酸化し
ＡｌｅＯｓ膜（９）へと構造変化する。このＡｔａＯ３
はきわめて高い絶縁特性を有するが故に未照射部のＡｔ
配線（３）のみが導電性を保持し所望の配縁ノ（ターン
を形成することがａ１組となるとともに４１図に見られ
た如き第１層Ａｔ配線（３）に原因する段差は全く生じ
ないので、シリコン単結１貞Ｌ５１ 、５ｉｎｓ ＠（
６）を更に形成しても段差が上層のデノ（イスへと波及
しないので、たとえば第２層のＡｔ配＠ （７１を〕く
ターン形成してもこれが断線を惹起させることにならな
いことは多言を要しない。
以上のように、本発明によればきわめて能率的にデバイ
ス構造を平坦化可能となるのＣ１偽信頓性の三次元系子
を実用的立場から開発することが容易となる。
ス構造を平坦化可能となるのＣ１偽信頓性の三次元系子
を実用的立場から開発することが容易となる。
＃Ｉ１図は従来の三仄元礒子の断面図、ｇ２図は本発明
の一実一例をボす断面図である。 １中、（１１・・・シリコン単結晶基板、（２）・・・
＋３１０Ｑ膜、（３）・・・Ａｔ配線、（４）・・・パ
ッシベーション膜、（５）−°°シリコン単結１１＆幌
、（６）・・・８１０Ｑ膜、（７１・・・Ａｔ配線、（
８〕・・・配線のくびれ部、（９１ムｔａＯｓ膜Ｃある
。 代理人 Ｓ 野 僅 − 第１１′２１ 第２図
の一実一例をボす断面図である。 １中、（１１・・・シリコン単結晶基板、（２）・・・
＋３１０Ｑ膜、（３）・・・Ａｔ配線、（４）・・・パ
ッシベーション膜、（５）−°°シリコン単結１１＆幌
、（６）・・・８１０Ｑ膜、（７１・・・Ａｔ配線、（
８〕・・・配線のくびれ部、（９１ムｔａＯｓ膜Ｃある
。 代理人 Ｓ 野 僅 − 第１１′２１ 第２図
Claims (1)
- 半４捧呈収めるいは半４体護、４１！ｌ磁体基板もしく
は杷４護なと５９上に一一記一を形成する方法において
、−極菫禰護を上記の置板、暎上に破璽させる工程、ぺ
いで、この４桟遊ｌＡ１１ｌＩ上に、待芝ｄ長の元を充
分透過させる光学特性を舊ｒ６酸化−系絶曖ｌｌ＃をル
成する工程、上記の光学特性を４ｆｒる鍍化吻系ａ蝋護
を弁して特定波長、／） Ｌ／−ザビームを照射しつつ
櫂憧金属護、鍍比吻系絶鑵祠の両者を昇温させること−
こよって戚化吻系杷イＩｓの酸系を一歯金属に与ん一１
釡萬−化物化させる工程からｔにとを４＃畝とＴる嘔極
記婦形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19023281A JPS5891659A (ja) | 1981-11-26 | 1981-11-26 | 電極配線形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19023281A JPS5891659A (ja) | 1981-11-26 | 1981-11-26 | 電極配線形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5891659A true JPS5891659A (ja) | 1983-05-31 |
| JPS6246063B2 JPS6246063B2 (ja) | 1987-09-30 |
Family
ID=16254683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19023281A Granted JPS5891659A (ja) | 1981-11-26 | 1981-11-26 | 電極配線形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5891659A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6451472U (ja) * | 1987-09-29 | 1989-03-30 |
-
1981
- 1981-11-26 JP JP19023281A patent/JPS5891659A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6246063B2 (ja) | 1987-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5891659A (ja) | 電極配線形成法 | |
| US5804515A (en) | Method for forming contact holes of semiconductor device | |
| JPS57145340A (en) | Manufacture of semiconductor device | |
| JPS59148350A (ja) | 半導体装置の製造方法 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| JPS583252A (ja) | 半導体集積回路装置 | |
| JPS6313346B2 (ja) | ||
| JP2604487B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63293948A (ja) | 層間絶縁膜の形成方法 | |
| JPS58106846A (ja) | 半導体装置の製造方法 | |
| JPS60152042A (ja) | 多層配線構造の形成方法 | |
| SU1358777A1 (ru) | Способ изготовления двухуровневых тонкопленочных коммутационных плат | |
| JPS639952A (ja) | 半導体装置の製造方法 | |
| JPS61272951A (ja) | 多層配線形成法 | |
| JPS6384048A (ja) | 半導体装置の製造方法 | |
| JPS61144849A (ja) | 半導体装置の製造方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPS62160740A (ja) | 半導体装置 | |
| JPS60161615A (ja) | Ｓｏｉ膜の製造方法 | |
| JPS58222539A (ja) | 半導体集積回路の製造方法 | |
| JPH038338A (ja) | 多層配線構造の製造方法 | |
| JPS63253648A (ja) | 多層配線基板の製造方法 | |
| JPS59155126A (ja) | 半導体装置の製造方法 | |
| JPS59114838A (ja) | 半導体装置の製造方法 | |
| JPS61174638A (ja) | 電極金属配線パタ−ンの形成方法 |