JPS5890752A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5890752A JPS5890752A JP56188784A JP18878481A JPS5890752A JP S5890752 A JPS5890752 A JP S5890752A JP 56188784 A JP56188784 A JP 56188784A JP 18878481 A JP18878481 A JP 18878481A JP S5890752 A JPS5890752 A JP S5890752A
- Authority
- JP
- Japan
- Prior art keywords
- support
- lead
- leads
- insulating film
- lead wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、いわゆるＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔ
ｅｄＢｏｎｄｉｎｇ）法によって製造される半導体装置
の製造方法に関するものである。
ｅｄＢｏｎｄｉｎｇ）法によって製造される半導体装置
の製造方法に関するものである。
’１” Ａ Ｂ法は、例えば第１図（ａ）に示す様に、
絶縁性フィルム１に設轄られた開孔部２に支持体３に支
えられたり−ド４を突出させ、このリードの先端に半導
体チップ５を接続するものである。半導体チップとリー
ドとの接続は、通常、金で突起状に形成したチップ側の
電極と鋼に金または錫をメッキすることによシ形成され
たリードとを、Ａｕ／ＡｕＯ熱圧着法またｔｉＡｕ／Ｓ
ｎＯ共晶合金法で接着することによシ行なわれる。以上
のようにして接続されたチップを支持体３を一体のｔま
第１図イブ−１ （ｂｌのように切断し、これを施えは第２図の様に、プ
リント基板６に設けられた貫通孔７に挿入して７′′ リード４の末端を配線８に接続する。この創業は、半導
体チップ５は、リード４に支えられて宙吊りになるが、
例えば第３図に断面図で示した様に、セラミック基板９
に半導体チップ５を固着し、リード４の末端を導伝層１
０に接続してもよい。導伝層１０はビン１１に接続され
、プリント基板やソケットに挿入して使用される。
絶縁性フィルム１に設轄られた開孔部２に支持体３に支
えられたり−ド４を突出させ、このリードの先端に半導
体チップ５を接続するものである。半導体チップとリー
ドとの接続は、通常、金で突起状に形成したチップ側の
電極と鋼に金または錫をメッキすることによシ形成され
たリードとを、Ａｕ／ＡｕＯ熱圧着法またｔｉＡｕ／Ｓ
ｎＯ共晶合金法で接着することによシ行なわれる。以上
のようにして接続されたチップを支持体３を一体のｔま
第１図イブ−１ （ｂｌのように切断し、これを施えは第２図の様に、プ
リント基板６に設けられた貫通孔７に挿入して７′′ リード４の末端を配線８に接続する。この創業は、半導
体チップ５は、リード４に支えられて宙吊りになるが、
例えば第３図に断面図で示した様に、セラミック基板９
に半導体チップ５を固着し、リード４の末端を導伝層１
０に接続してもよい。導伝層１０はビン１１に接続され
、プリント基板やソケットに挿入して使用される。
以上の説明から明らかな様に、支持体３は半導体チップ
の接続や、リードの切断の際のリードの不整タリ防止の
為に有効である。しかし従来は、第２図や第３図の様に
リードの末端を配線８や導伝層１０に接続した後もこの
支持体をリードに付着したままであったので、これが半
導体装置の信頼性を低下させる原因となっていた。即ち
、支持体は、ポリイミド樹脂等の有機物であることが多
く、これ祉吸湿性があるのでリード間に電気的にリーク
が生じるなどの問題があった。
の接続や、リードの切断の際のリードの不整タリ防止の
為に有効である。しかし従来は、第２図や第３図の様に
リードの末端を配線８や導伝層１０に接続した後もこの
支持体をリードに付着したままであったので、これが半
導体装置の信頼性を低下させる原因となっていた。即ち
、支持体は、ポリイミド樹脂等の有機物であることが多
く、これ祉吸湿性があるのでリード間に電気的にリーク
が生じるなどの問題があった。
この問題の対策として第４図（ａＪの様にリード４の先
端に接続した半導体チップ５を、図中に示した破線の部
分を切断して第４図（ｂ）の様に支持体３を残し、しか
る後に支持体３を切断除去し、例えば第４図（Ｃ）の様
にリードを成形して、外部端子に接続する方法がある。
端に接続した半導体チップ５を、図中に示した破線の部
分を切断して第４図（ｂ）の様に支持体３を残し、しか
る後に支持体３を切断除去し、例えば第４図（Ｃ）の様
にリードを成形して、外部端子に接続する方法がある。
この方法によれは支持体が残らないので上記の様な間勉
はなくなる。しかしリードの木端を外部端子に接続する
前に支持体を切断除去してしまうので、リードの曲シな
どが生じ外部端子との接続が困難になる場合があった。
はなくなる。しかしリードの木端を外部端子に接続する
前に支持体を切断除去してしまうので、リードの曲シな
どが生じ外部端子との接続が困難になる場合があった。
本発明は上記間組点を解消し、リード間の電気的々リー
クを防止して半導体装置の信頼性を向上させ、かつ製造
工程中におけるリードの不整列の発生を防止することの
できる半導体装置の製造方法を提供するものである。
クを防止して半導体装置の信頼性を向上させ、かつ製造
工程中におけるリードの不整列の発生を防止することの
できる半導体装置の製造方法を提供するものである。
本発明の半導体装置製造方法は絶縁性フィルム表面に接
着されかつ前記フィルムの中央の開孔部に突出した複数
のリードに、半導体チップの電極を接続する工程と、前
記絶縁性フィルムの一部を各リードの支持体として一体
に残したままリードを切断する工程と、前記リードの末
端−を外部端子に接続する工程と、しかる後に前記支持
体を各リード間で切断する工程を含むことを特徴とする
ものである。
着されかつ前記フィルムの中央の開孔部に突出した複数
のリードに、半導体チップの電極を接続する工程と、前
記絶縁性フィルムの一部を各リードの支持体として一体
に残したままリードを切断する工程と、前記リードの末
端−を外部端子に接続する工程と、しかる後に前記支持
体を各リード間で切断する工程を含むことを特徴とする
ものである。
本発明によれば、各リード間をつないでいた支持体を各
リードの間で切断してしまうので、各リード間に電気的
なリークは起らなくなる。また、前記支持体の切断はリ
ード末端を外部晦子に接続してから行われるので、リー
ドの曲）などの不整列は起らなくなる。
リードの間で切断してしまうので、各リード間に電気的
なリークは起らなくなる。また、前記支持体の切断はリ
ード末端を外部晦子に接続してから行われるので、リー
ドの曲）などの不整列は起らなくなる。
以下、本発明の詳細な説明する。
まず、前述の第１図（Ｒ）のように、ポリイミドなどの
絶縁性フィルム１に設けられた開孔部２に支持体３に支
えられたり−ド４を突出させる。次いでこのリード４の
先端に半導体チップ５の突起状電極（バンプ）を接続す
る。
絶縁性フィルム１に設けられた開孔部２に支持体３に支
えられたり−ド４を突出させる。次いでこのリード４の
先端に半導体チップ５の突起状電極（バンプ）を接続す
る。
次に、第１図（ｂ）に示すように、前記リード４に支持
体３を一体につけたままで、該リード及び絶縁フィルム
を切断して、リードの付いた個別のチップにする。この
とき、支持体が付いているためにリードの曲シなどの不
整列は発生しない０次に前記テップ５を前述の第２図に
おけるプリント基＆６の配線８や第３図におけるセラミ
ック基板９の導電層ｌＯなどに接続する。
体３を一体につけたままで、該リード及び絶縁フィルム
を切断して、リードの付いた個別のチップにする。この
とき、支持体が付いているためにリードの曲シなどの不
整列は発生しない０次に前記テップ５を前述の第２図に
おけるプリント基＆６の配線８や第３図におけるセラミ
ック基板９の導電層ｌＯなどに接続する。
次に、前記支持体を各リードの間で切断する。
第５図は前記第２図のようにチップをプリント基板に連
続した場合の部分拡大平面図である。同図に示すように
、支持体３を各リード４の間で切断して（１２，１２’
は切断部を示す）、各リード間に支持体を遡してリーク
電流が流れないようにする０ 第３図のようにセラミック基板にチップを接続した場合
も、前記と同様に各リード間の支持体を切断して電気的
なリークを防止することができる。
続した場合の部分拡大平面図である。同図に示すように
、支持体３を各リード４の間で切断して（１２，１２’
は切断部を示す）、各リード間に支持体を遡してリーク
電流が流れないようにする０ 第３図のようにセラミック基板にチップを接続した場合
も、前記と同様に各リード間の支持体を切断して電気的
なリークを防止することができる。
通常、前記支持体にはポリインド系樹脂を用いておシ、
リードはその上にエポキシ系樹脂で接着されている。こ
の場合は２ワット程度のＹＡＧレーザーをリード間隔よ
シも狭いスポット径に収束し、リード間を連続的に走査
していく事によシ、支持体（ポリイミド樹脂）を容易に
焼き切る事が出来る。なお、樹脂を機械的に切断しても
よいが、その場合はリードの曲シを生じやすいため、前
記レーザーによる方法の方が良い。
リードはその上にエポキシ系樹脂で接着されている。こ
の場合は２ワット程度のＹＡＧレーザーをリード間隔よ
シも狭いスポット径に収束し、リード間を連続的に走査
していく事によシ、支持体（ポリイミド樹脂）を容易に
焼き切る事が出来る。なお、樹脂を機械的に切断しても
よいが、その場合はリードの曲シを生じやすいため、前
記レーザーによる方法の方が良い。
以上の様に切断分離されたリードは３５μｍ厚×１００
μｍ１ｌｌｊ＆の銅で形成されておシ、通常ワイヤボン
ティング法で用いている直径２５〜３０μｍ の金やア
ルミニウムの細線に比べ丈夫である。
μｍ１ｌｌｊ＆の銅で形成されておシ、通常ワイヤボン
ティング法で用いている直径２５〜３０μｍ の金やア
ルミニウムの細線に比べ丈夫である。
従って、振動や衝撃等で曲がることはほとんどなく、信
頼性上の問題はない。
頼性上の問題はない。
以上詳細に説明した様に、従来のＴＡＢ法によって組み
立てられた半導体装置は、不賛な支持体を残していたた
めに高い信頼度を維持する事が困難であったが、本発明
によって、よシ高信頼度の半導体装置を製造することが
可能となるとともに、製造工程中でのリードの不整列も
防止することができた。
立てられた半導体装置は、不賛な支持体を残していたた
めに高い信頼度を維持する事が困難であったが、本発明
によって、よシ高信頼度の半導体装置を製造することが
可能となるとともに、製造工程中でのリードの不整列も
防止することができた。
第１図ないし第３図及び第５図は本発明の半導体装置の
製造方法を説明するための図であ夛、第１図（ａＪ 、
（ｂｌ及び第２図は斜視図、第３図は断面図、第５図
は部分拡大平面図である。第４図は従来技術を説明する
だめの図で、第４図（ａＪ 、 （ｂ）は平面図、第４
図（Ｃ１は断面図である。なお、第４図（ａｌ 、 （
ｂｌの上下左側のリードは一部省略しである。 １・・・°・・絶縁性フィルム、２・・・・・・開孔部
、３・・・・・・支持体、４・・・・・・リード、５・
・・・・・半導体チップ、６・・・・・・プリント基板
、７・・・・・・貫通孔、８・・・・・・配線、９・・
・・・・セラミック基板、ｌＯ・・・・・・尋伝層、１
１・・・・・・ピン、１２．１２’・・・・・・支持体
の切断部。 （ｂ） 第１図 第２図 ［ 第３図
製造方法を説明するための図であ夛、第１図（ａＪ 、
（ｂｌ及び第２図は斜視図、第３図は断面図、第５図
は部分拡大平面図である。第４図は従来技術を説明する
だめの図で、第４図（ａＪ 、 （ｂ）は平面図、第４
図（Ｃ１は断面図である。なお、第４図（ａｌ 、 （
ｂｌの上下左側のリードは一部省略しである。 １・・・°・・絶縁性フィルム、２・・・・・・開孔部
、３・・・・・・支持体、４・・・・・・リード、５・
・・・・・半導体チップ、６・・・・・・プリント基板
、７・・・・・・貫通孔、８・・・・・・配線、９・・
・・・・セラミック基板、ｌＯ・・・・・・尋伝層、１
１・・・・・・ピン、１２．１２’・・・・・・支持体
の切断部。 （ｂ） 第１図 第２図 ［ 第３図
Claims (1)
- 絶縁性フィルム表面に接着されかつ前記フィルムの中央
の開孔部に突出した複数のリードに半導体チップの補極
を接続する工程と、前記絶縁性フィルムの一部を各リー
ドの支持体として一体に残したままリードを切断する工
程と、前記リードの末端を外部端子に接続する工程と、
しかる後に前記支持体を各リードの間で切断する工程を
含む仁とを％徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56188784A JPS5890752A (ja) | 1981-11-25 | 1981-11-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56188784A JPS5890752A (ja) | 1981-11-25 | 1981-11-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5890752A true JPS5890752A (ja) | 1983-05-30 |
| JPS6242376B2 JPS6242376B2 (ja) | 1987-09-08 |
Family
ID=16229726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56188784A Granted JPS5890752A (ja) | 1981-11-25 | 1981-11-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890752A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5023700A (en) * | 1988-06-17 | 1991-06-11 | Ngk Insulators, Ltd. | Minutely patterned structure |
| JPH03106740U (ja) * | 1989-12-01 | 1991-11-05 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5187964A (ja) * | 1975-01-31 | 1976-07-31 | Hitachi Ltd | |
| JPS56115550A (en) * | 1980-02-15 | 1981-09-10 | Nec Home Electronics Ltd | Manufacture of semiconductor device |
-
1981
- 1981-11-25 JP JP56188784A patent/JPS5890752A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5187964A (ja) * | 1975-01-31 | 1976-07-31 | Hitachi Ltd | |
| JPS56115550A (en) * | 1980-02-15 | 1981-09-10 | Nec Home Electronics Ltd | Manufacture of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5023700A (en) * | 1988-06-17 | 1991-06-11 | Ngk Insulators, Ltd. | Minutely patterned structure |
| US5100498A (en) * | 1988-06-17 | 1992-03-31 | Ngk Insulators, Ltd. | Method of producing a minutely patterned structure |
| JPH03106740U (ja) * | 1989-12-01 | 1991-11-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6242376B2 (ja) | 1987-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3060896B2 (ja) | バンプ電極の構造 | |
| US4839713A (en) | Package structure for semiconductor device | |
| JPS59222947A (ja) | 半導体装置およびその製造方法 | |
| JPS5890752A (ja) | 半導体装置の製造方法 | |
| JPS61251047A (ja) | 半導体デバイスパッケージ及びその製造方法 | |
| JP2699557B2 (ja) | Ｔａｂ形式半導体装置の製造方法 | |
| JPH0645402A (ja) | 配線基板の接続方法及び配線基板 | |
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| JPS6379361A (ja) | 立設実装形半導体装置 | |
| JP3327522B2 (ja) | 半導体レーザユニット | |
| JP3251810B2 (ja) | 集積回路装置の実装方法 | |
| JP2953893B2 (ja) | プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板 | |
| JP2605999B2 (ja) | 半導体パッケージの製造方法 | |
| JPH09260420A (ja) | 回路モジュールの製造方法及び回路モジュール | |
| JP3067364B2 (ja) | 金属突起電極付き半導体装置 | |
| JP3800872B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS6343897B2 (ja) | ||
| JPH04299544A (ja) | フィルムキャリヤ半導体装置の製造方法 | |
| JPS6160575B2 (ja) | ||
| JPH07106466A (ja) | マルチチップモジュール搭載用プリント配線基板 | |
| JP2000323514A (ja) | Ｉｃチップと回路基板との接続方法 | |
| JP2782374B2 (ja) | 電子部品搭載装置及びその製造方法 | |
| JPH04340266A (ja) | 半導体装置 | |
| JPH0319262A (ja) | 半導体装置の実装構造 | |
| JPS6410936B2 (ja) |