JPS5889852A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5889852A JPS5889852A JP56188103A JP18810381A JPS5889852A JP S5889852 A JPS5889852 A JP S5889852A JP 56188103 A JP56188103 A JP 56188103A JP 18810381 A JP18810381 A JP 18810381A JP S5889852 A JPS5889852 A JP S5889852A
- Authority
- JP
- Japan
- Prior art keywords
- sections
- output
- input
- emitter
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複数のトランジスぞ素子を同一のｗ器に収容し
た半導体装置１時に高周波動作が曳好で高出力を得るこ
とのできる半導体装置の構造に関するものである。
た半導体装置１時に高周波動作が曳好で高出力を得るこ
とのできる半導体装置の構造に関するものである。
高出力用のトランジスタとしては単一の容器に４ＩＩ数
のトランジスタ素子を並列に接続して収容し。
のトランジスタ素子を並列に接続して収容し。
もって単一のトランジスタの動作可能な出力よりも大き
な出力を得る半導体装置がある。かかる半導体装置は谷
トランジスタのベース、工ζ、夕。
な出力を得る半導体装置がある。かかる半導体装置は谷
トランジスタのベース、工ζ、夕。
コレクタがそｎＡ：ｎ共゛通にｆｉｊ！続されているた
め。
め。
入力インピーダンスや出力インピーダンスが低下してし
まう欠点がめる。
まう欠点がめる。
この点を改良したものとして、単一の容器に２個のトラ
ンジスタを工ｆ、夕のみ共通となるように収容し、２個
のトランジスタを外部回路との組み會せでプッシュプル
動作せしめるようにした半導体装置も提案さｎている。
ンジスタを工ｆ、夕のみ共通となるように収容し、２個
のトランジスタを外部回路との組み會せでプッシュプル
動作せしめるようにした半導体装置も提案さｎている。
かかる半導体装置は１８−基板上に２個のベース用メタ
ライズ層と：ＨＩＩのコレクタ用メタライズ層と単一の
エミッタ用メタライズ層とを有し、各コレクタ用メタラ
イズ層にそｎぞｎトランジスタチップをロー付けし、各
トランジスタチップの工建、夕を単一のエミ、り用メタ
ライズ層に接続したものである。
ライズ層と：ＨＩＩのコレクタ用メタライズ層と単一の
エミッタ用メタライズ層とを有し、各コレクタ用メタラ
イズ層にそｎぞｎトランジスタチップをロー付けし、各
トランジスタチップの工建、夕を単一のエミ、り用メタ
ライズ層に接続したものである。
来際の使用にあたって社告ベース用メタライズ！−にそ
れぞｎ反対の位相関係にある信号を加え。
れぞｎ反対の位相関係にある信号を加え。
各コレクタ用メタライズ層に得らｎる出力を加え合わせ
て単一の出力にするもので、かなりの高出力化が得らｎ
る割には入出力インピーダンスの低下が少ない利点があ
る。しかしながら、ベース用メタライズ層同志およびコ
レクタ用メタライズ層同志は絶縁基板上で近接配置さｎ
ているだけであるので、ベース用メタライズ層間やコレ
クタ用メタライズ層間に容量が存在している。このため
。
て単一の出力にするもので、かなりの高出力化が得らｎ
る割には入出力インピーダンスの低下が少ない利点があ
る。しかしながら、ベース用メタライズ層同志およびコ
レクタ用メタライズ層同志は絶縁基板上で近接配置さｎ
ているだけであるので、ベース用メタライズ層間やコレ
クタ用メタライズ層間に容量が存在している。このため
。
完全なプッシュプル動作が実現できず、入力信号相互間
の干渉や出力信号相互間の干渉によって尭＠を生じやす
く、ＩＩＪ作の不安定性の原因となっている。
の干渉や出力信号相互間の干渉によって尭＠を生じやす
く、ＩＩＪ作の不安定性の原因となっている。
本発明の目的は偽周波特性に優ｎ、特に安定な高周波動
作と適正な入出力インピーダンスを確保できる半導体装
置を得ることにある。
作と適正な入出力インピーダンスを確保できる半導体装
置を得ることにある。
更に本発明の目的は大きな出力を得ることかで１！、広
い動作帯域をもった半導体装置を得ることにおる。
い動作帯域をもった半導体装置を得ることにおる。
本発明によｎＦ！、絶嫌基櫨と、絶縁基板上に形成され
た２つの入力用電極と２つの出力轡電極と。
た２つの入力用電極と２つの出力轡電極と。
絶縁基板上に形成されかつ２−′）の入力用電極間に介
在して存在するとともに２つの出力用電極間にも介在し
て存在する接地用電極と、絶縁基板に独立して固定さｄ
た第１−第２のトランジスタ素子と、第１１第２のトラ
ンジスタ素子の各入力をそγしぞｎの入力用１１億に接
続する手段と、第１．第２のトランジスタ素子の各出力
をそ扛ぞｎの出力用成極に接続する手段と、第１１第２
のトランジスタ素子の各共通鴫位部を接地用電極に接続
する手段とｔＶする半導体装置を得る。
在して存在するとともに２つの出力用電極間にも介在し
て存在する接地用電極と、絶縁基板に独立して固定さｄ
た第１−第２のトランジスタ素子と、第１１第２のトラ
ンジスタ素子の各入力をそγしぞｎの入力用１１億に接
続する手段と、第１．第２のトランジスタ素子の各出力
をそ扛ぞｎの出力用成極に接続する手段と、第１１第２
のトランジスタ素子の各共通鴫位部を接地用電極に接続
する手段とｔＶする半導体装置を得る。
次に本発明を図面を参照してよりｌ＃細に説明する。
第１図は本発明の一実施例を示したもので容器の蓋は省
４占める。セラミック製の基板１０上に金禰化技術によ
って、金属化部分またはノくラドが形成さｎている。こ
の金属化部分は１対の入力部分１２＊ １４と１対の出
力部分２０．２２と１対のアイランド部分２８ｓ３０と
接地部分３６とを含んでいる。各入力部分１２＊１４に
は入力端子１６．１８がそｎぞ３１１ｉＬｐ付けらｎて
いる。１対の出力部分２０ｓ２２も含んでおり、と牡ら
出力部分２０１２２はそｎぞｎ入力部分１２＊１４とほ
ぼ対向して配置さｎているとともに出力熾子２４＊２６
がそｎぞｒｔ取り付けらｎている。ここで対向する入力
部分１２と１４との間隔および出力部分２０と２２の間
隔が入力部分１２＊１４と出力部分２０＋２２との間の
距罐エクも小さく配置されている。アイランド部分２８
．３０にはロー付けさ２′したトランジスタチップ５０
．５２とロー剤がボンディング領域にｆｌｔ１′Ｌ込ま
ないようにするソルダーダム６２＊６４が設けられてい
る。このアイランド部分２８はボンティング領域からボ
ンディングワイヤ３２により出力部分２０に′鑞気的に
接続さｎてお凱同様に、アイランド部分３０はボンティ
ングワイヤ３４により出力部分２址に接続さｎている。
４占める。セラミック製の基板１０上に金禰化技術によ
って、金属化部分またはノくラドが形成さｎている。こ
の金属化部分は１対の入力部分１２＊ １４と１対の出
力部分２０．２２と１対のアイランド部分２８ｓ３０と
接地部分３６とを含んでいる。各入力部分１２＊１４に
は入力端子１６．１８がそｎぞ３１１ｉＬｐ付けらｎて
いる。１対の出力部分２０ｓ２２も含んでおり、と牡ら
出力部分２０１２２はそｎぞｎ入力部分１２＊１４とほ
ぼ対向して配置さｎているとともに出力熾子２４＊２６
がそｎぞｒｔ取り付けらｎている。ここで対向する入力
部分１２と１４との間隔および出力部分２０と２２の間
隔が入力部分１２＊１４と出力部分２０＋２２との間の
距罐エクも小さく配置されている。アイランド部分２８
．３０にはロー付けさ２′したトランジスタチップ５０
．５２とロー剤がボンディング領域にｆｌｔ１′Ｌ込ま
ないようにするソルダーダム６２＊６４が設けられてい
る。このアイランド部分２８はボンティング領域からボ
ンディングワイヤ３２により出力部分２０に′鑞気的に
接続さｎてお凱同様に、アイランド部分３０はボンティ
ングワイヤ３４により出力部分２址に接続さｎている。
本ｖｉ！施例に、よｎば出力部分２０゜２２とアイラン
ド部分２８ ＊ ３０は分ｊしていｂが。
ド部分２８ ＊ ３０は分ｊしていｂが。
出力部分２０とアイランド部分２８及び出力部分２２“
とアイランド部分３０とはそｎぞｎ一つの金属化部分で
形成さしていてもよい、共通の接地面は金属化部分の接
地部分３６−３８−４０＊４２−４４よりなハこｒしら
は連続する金属化部分で形成さｎている。接地部分ａｓ
ｈ＋Ｉ８緻基板ｌＯ上で入力部分１２ ｓ １４−の聞
及び出力部分２０．２２０２間に入りこんでい石。また
この場合接地部分の外部への収り出しは接地部分３８＊
４０ｓ４２＊４４ｔ″絶縁基板ｌＯのＩｌｌ面もしくけ
さらに裏面−まで延ばし−この＠面また扛痕面にメタラ
イズさｎた金属化部分に外部端子を設けることにより実
現さｎる。
とアイランド部分３０とはそｎぞｎ一つの金属化部分で
形成さしていてもよい、共通の接地面は金属化部分の接
地部分３６−３８−４０＊４２−４４よりなハこｒしら
は連続する金属化部分で形成さｎている。接地部分ａｓ
ｈ＋Ｉ８緻基板ｌＯ上で入力部分１２ ｓ １４−の聞
及び出力部分２０．２２０２間に入りこんでい石。また
この場合接地部分の外部への収り出しは接地部分３８＊
４０ｓ４２＊４４ｔ″絶縁基板ｌＯのＩｌｌ面もしくけ
さらに裏面−まで延ばし−この＠面また扛痕面にメタラ
イズさｎた金属化部分に外部端子を設けることにより実
現さｎる。
陣りント部分２８．３０にロー付けさｎるトランジスタ
チップ５０＊５２内には複轄の単位トランジスタセルは
並列に接続され成している。すなわち、トランジスタチ
ップ５０．５２１１１周知の方法によって製造さｊＬ、
７す＝−ン基板社全トランジ−スタセル５０８′〜５’
Ｏｄ ＊ ５２ ａ 〜５２ ｄの共通コレクタをそｎ
ぞｎ構成して形成できる。シリコン本体がアイランド部
分２８＊３０にロー材で固層さｎている。この四−材に
よる固着作業の際ロー材が流ｎすぎてアイランド部分２
８＊３０のボンディング領域Ｋまで流ｎてしまい、ボッ
ディングワイヤ３２のボンディングが不可能になるのを
防市する為にアル電すなどの絶縁物などのソルダーダム
６２＊６４がアイラント二部分２８＊３０に各トランジ
スタチップ５０＊５２内の単位トランジスタセル５０ａ
〜５０ｄｗ５２ａ〜５２ｄを形成するエン、りｉ１ｉ域
とベース領域扛シリコン基板上で外部と接続するベース
サイトとエンツタサイトに接続さｎており、こｎらペー
スサイトとエミッタサイトａそｎぞｎ複数に分かｎてお
ｆｆ、）ランジスタチップ５０．５２の中心−に旧って
交互に複数個のベースサイトとエミッタサイトを形成す
るように相互に配置さｎている。
チップ５０＊５２内には複轄の単位トランジスタセルは
並列に接続され成している。すなわち、トランジスタチ
ップ５０．５２１１１周知の方法によって製造さｊＬ、
７す＝−ン基板社全トランジ−スタセル５０８′〜５’
Ｏｄ ＊ ５２ ａ 〜５２ ｄの共通コレクタをそｎ
ぞｎ構成して形成できる。シリコン本体がアイランド部
分２８＊３０にロー材で固層さｎている。この四−材に
よる固着作業の際ロー材が流ｎすぎてアイランド部分２
８＊３０のボンディング領域Ｋまで流ｎてしまい、ボッ
ディングワイヤ３２のボンディングが不可能になるのを
防市する為にアル電すなどの絶縁物などのソルダーダム
６２＊６４がアイラント二部分２８＊３０に各トランジ
スタチップ５０＊５２内の単位トランジスタセル５０ａ
〜５０ｄｗ５２ａ〜５２ｄを形成するエン、りｉ１ｉ域
とベース領域扛シリコン基板上で外部と接続するベース
サイトとエンツタサイトに接続さｎており、こｎらペー
スサイトとエミッタサイトａそｎぞｎ複数に分かｎてお
ｆｆ、）ランジスタチップ５０．５２の中心−に旧って
交互に複数個のベースサイトとエミッタサイトを形成す
るように相互に配置さｎている。
接地部分４２．４４は入力部分１２ｓ １４とアイラン
ド部分２８．３０との間に配置さｎており。
ド部分２８．３０との間に配置さｎており。
その上に分割コンデンサが４Ｌ９付けらもている。
分割コンデンサｔ−構成する第１のコンデンサＦｉ第１
のプレート５４左第２のプレート５６ｔ−有する。
のプレート５４左第２のプレート５６ｔ−有する。
第１のコンデンサの第１プレート５４はボンディングワ
イヤ６８を介して入力部分１２と接続さｎている。同じ
−コンデンサの第２１Ｚ）プレート５６はボンディング
ワイヤ６４を介してトランジスタチ、プ５０のエン、タ
サイトに取ｐ付けら扛でいる。
イヤ６８を介して入力部分１２と接続さｎている。同じ
−コンデンサの第２１Ｚ）プレート５６はボンディング
ワイヤ６４を介してトランジスタチ、プ５０のエン、タ
サイトに取ｐ付けら扛でいる。
またこのエミッタサイトはまた工２ツタボンティングワ
イヤ６６によって接地面３８上に各点接続さｎている。
イヤ６６によって接地面３８上に各点接続さｎている。
Ｉｌｌのコンデンサの第１のプレート５４はｔたボンテ
ィングワイヤ７０によってトランジスタチップ５０上の
ベースサイトに接続さしている０分割コンデンサを構成
する第２の〒ンデンサは第１のプレート５８と１ｌＩ２
のプレー）６Ｇを有する。第２のコンデンサの第１のプ
レート５８はボンディングワイヤ６９１Ｆ介して入力部
分１４に接続さｎｓ第２のプレート６０扛ボンデイング
ワイヤ７１を介してトランジスタチップ５２上のエミッ
タサイトに取り付けられている。を九〇のエンツタサイ
トまた工ｔｙタボンデイングワイヤ６７によって接地１
ｉ４０上に各点接続さしている。
ィングワイヤ７０によってトランジスタチップ５０上の
ベースサイトに接続さしている０分割コンデンサを構成
する第２の〒ンデンサは第１のプレート５８と１ｌＩ２
のプレー）６Ｇを有する。第２のコンデンサの第１のプ
レート５８はボンディングワイヤ６９１Ｆ介して入力部
分１４に接続さｎｓ第２のプレート６０扛ボンデイング
ワイヤ７１を介してトランジスタチップ５２上のエミッ
タサイトに取り付けられている。を九〇のエンツタサイ
トまた工ｔｙタボンデイングワイヤ６７によって接地１
ｉ４０上に各点接続さしている。
以上の構成は適尚な壁部材と蓋部材もしくは適当表キャ
ップで気密に封止さして半導体装置を得る。
ップで気密に封止さして半導体装置を得る。
本実施例によｎば、金属化部分の入力部分１２゜１４問
および出力部分２．０＊２２間に七牡それ接地部分が存
在するので、入力部分間や出力部分間の信号の干渉はな
く一１安定な１ツＶ＆プル動作をより高周波まで得るこ
とができる。このプツシ。
および出力部分２．０＊２２間に七牡それ接地部分が存
在するので、入力部分間や出力部分間の信号の干渉はな
く一１安定な１ツＶ＆プル動作をより高周波まで得るこ
とができる。このプツシ。
プル動作に適した構造の半導体装置であるので、入出力
イ−ンビーダンスの低下も少七、適正外入出力インピー
ダンスを高出力動作にもかかわらず維持することができ
る。
イ−ンビーダンスの低下も少七、適正外入出力インピー
ダンスを高出力動作にもかかわらず維持することができ
る。
共通ベース構造にも簡単な変更で適用で暑る。また前記
したように、接地部分８８．４０を省略してアイランド
部分２８と出力部分２０とを連続さし、アイランド部分
３０と出力部分２０？連続さすこともできる。また入力
部のインピーダンス整がそれほど問題にな−らない用途
に於いては、接地部分４２＊４４％省略できる。
したように、接地部分８８．４０を省略してアイランド
部分２８と出力部分２０とを連続さし、アイランド部分
３０と出力部分２０？連続さすこともできる。また入力
部のインピーダンス整がそれほど問題にな−らない用途
に於いては、接地部分４２＊４４％省略できる。
第１図は本発明の一実施例の平面図である。
１０・・・・・・絶縁基板、１１１４・・・・・・入力
部分。 ２０＊２２・・・・・・出力部分、ｌ）Ｏ＠５２・・・
・・・トランジスタチップ、３６＊３８９４０参４２．
４４・・・・・・金属化接地向。 Ｍ ／θ鳥 ｌ 聞
部分。 ２０＊２２・・・・・・出力部分、ｌ）Ｏ＠５２・・・
・・・トランジスタチップ、３６＊３８９４０参４２．
４４・・・・・・金属化接地向。 Ｍ ／θ鳥 ｌ 聞
Claims (1)
- 【特許請求の範囲】 ｌ）絶縁基板と、該絶縁基板上に形成さｎた少くとも２
つの入力用電極と少なくとも２つの出力用電極と、前記
絶縁基板上に形成さｎかつ前記２つの入力用電極間に介
在して存在するとともに前記２つの出力用電極間に介在
して存在する共通電極と、絶縁基板に固定さｎたｉｌｌ
＋第２の半導体素子と、前記第１−第２の半導体素子′
の各入力をそｎぞれ前記入力用電極Ｑ対厄するものに接
続する手段と、前記第りｍ第２の半導体素子の各出力を
そｎぞれ前記出力用電極の対応するものに接続する手段
と、前記第１ｓ １ｌＩ２の半導体素子の共通電位部を
前記共通電極Ｋｌ！続する手段とｔ有することｔ特徴と
する半導体装置。 ２）前記半導体素子はトランジスタでＬる特許請求の範
１ｆｌ第１項記載の半導体装置。 ３）前記トランジスタは前記絶縁基板上の嵩子載置用金
Ｉ１４部分に固定さｎている特許請求の範囲第２項記載
の半導体装置。 ４）前記トランジスタは前記絶縁基板上に前記２つの出
力用電極に連続して形成さｎた素子−置用金属部分に固
定さｊしている特許請求の範囲第２項記載の半導体！Ｉ
ｔ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56188103A JPS5889852A (ja) | 1981-11-24 | 1981-11-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56188103A JPS5889852A (ja) | 1981-11-24 | 1981-11-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5889852A true JPS5889852A (ja) | 1983-05-28 |
Family
ID=16217747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56188103A Pending JPS5889852A (ja) | 1981-11-24 | 1981-11-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5889852A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4639760A (en) * | 1986-01-21 | 1987-01-27 | Motorola, Inc. | High power RF transistor assembly |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54142578A (en) * | 1978-04-27 | 1979-11-06 | Fujitsu Ltd | Printed circuit board |
-
1981
- 1981-11-24 JP JP56188103A patent/JPS5889852A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54142578A (en) * | 1978-04-27 | 1979-11-06 | Fujitsu Ltd | Printed circuit board |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4639760A (en) * | 1986-01-21 | 1987-01-27 | Motorola, Inc. | High power RF transistor assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371405A (en) | High-frequency high-power transistor | |
| US3683241A (en) | Radio frequency transistor package | |
| US4107728A (en) | Package for push-pull semiconductor devices | |
| US4042952A (en) | R. F. power transistor device with controlled common lead inductance | |
| GB1404100A (en) | Microwave transistor package having low parasitic inductance and capacitance | |
| US4193083A (en) | Package for push-pull semiconductor devices | |
| JPS5845822B2 (ja) | シユウセキカイロ | |
| GB1451156A (en) | Packaging for integrated circuits | |
| JPS5931042A (ja) | 高周波高出力半導体装置 | |
| JPS5889852A (ja) | 半導体装置 | |
| JPS62257759A (ja) | ハイブリツド集積回路高電圧絶縁増幅器用パツケ−ジ及び製造方法 | |
| US4297722A (en) | Ceramic package for semiconductor devices having metalized lead patterns formed like a floating island | |
| JPS5838612Y2 (ja) | 立体平面回路の半導体素子取付装置 | |
| JPS603781B2 (ja) | 超高周波トランジスタ装置の組立法 | |
| JPH05347324A (ja) | 半導体パッケージ | |
| JPS6133258B2 (ja) | ||
| JPS60178704A (ja) | 膜回路型半導体装置 | |
| JP2504051B2 (ja) | 電界効果トランジスタ | |
| JPS605055B2 (ja) | 半導体装置 | |
| JP2509904B2 (ja) | 半導体装置用パツケ−ジ | |
| JPS6035247Y2 (ja) | 半導体装置 | |
| JP3096046B2 (ja) | マイクロ波半導体装置 | |
| JPS60223145A (ja) | 半導体装置 | |
| JPS5840339B2 (ja) | 高周波トランジスタ | |
| JPS61172376A (ja) | 半導体装置 |