JPS588770B2 - フイルタ装置 - Google Patents
フイルタ装置Info
- Publication number
- JPS588770B2 JPS588770B2 JP51045987A JP4598776A JPS588770B2 JP S588770 B2 JPS588770 B2 JP S588770B2 JP 51045987 A JP51045987 A JP 51045987A JP 4598776 A JP4598776 A JP 4598776A JP S588770 B2 JPS588770 B2 JP S588770B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- filter
- filter circuit
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0405—Non-linear filters
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
不発明は信号に重畳される高周波ノイズを除去するため
の装置、特にフィルタの時定数特性を連続的に可変にし
信号分の減衰を防ぐとともに立上りの急峻な信号（以下
ステップ状入力信号と称す）に重畳される高周波ノイズ
を除去するためのフィルタ装置の改良に関するものであ
る。
の装置、特にフィルタの時定数特性を連続的に可変にし
信号分の減衰を防ぐとともに立上りの急峻な信号（以下
ステップ状入力信号と称す）に重畳される高周波ノイズ
を除去するためのフィルタ装置の改良に関するものであ
る。
原子吸光分析装置等の吸収信号は試料の原子化等の手段
として使用される炎のゆらぎによる高周波ノイズを含み
、さらに立上りが急峻であるという特徴を有する。
として使用される炎のゆらぎによる高周波ノイズを含み
、さらに立上りが急峻であるという特徴を有する。
通常この高周波ノイズ分を除去するために第１図Ａ，Ｂ
に示されたようなＲＣ型フィルタあるいはＲＬ型フィル
タが用いられてきた。
に示されたようなＲＣ型フィルタあるいはＲＬ型フィル
タが用いられてきた。
第２図はこれらのフィルタを使用した場合の信号波形を
図示したものであり、図イはノイズを除去する前のステ
ップ状入力信号波形、図口はフィルタを通過させた後の
高周波ノイズを除去した出力信号波形である。
図示したものであり、図イはノイズを除去する前のステ
ップ状入力信号波形、図口はフィルタを通過させた後の
高周波ノイズを除去した出力信号波形である。
しかし出力信号口の波形がなまっていることからもわか
るように入力信号波形イはノイズとしての高周波分以外
に信号分としての高周波分も含んでいるので、信号分と
しての高周波分も除去されてしまい、出力信号が最終的
に到達すべきレベルになるまでにはかなりの長時間を要
する。
るように入力信号波形イはノイズとしての高周波分以外
に信号分としての高周波分も含んでいるので、信号分と
しての高周波分も除去されてしまい、出力信号が最終的
に到達すべきレベルになるまでにはかなりの長時間を要
する。
従って受動的な素子（抵抗，コンデンサ，インダクタン
ス等）のみからなるフィルタの使用では立上りの早い出
力信号を得ることができず、特にこのことは装置の迅速
化をするに当っては解決しなければならない問題のひと
つであった。
ス等）のみからなるフィルタの使用では立上りの早い出
力信号を得ることができず、特にこのことは装置の迅速
化をするに当っては解決しなければならない問題のひと
つであった。
上記問題を解決するための装置としては、高周波ノイズ
分を重畳される入力信号の立上りと同時に入力信号の通
過期間中フィルタの応答速度を時間的に連続して変化さ
せて、信号分を減衰させることなく高周波ノイズ分を除
去するフィルタ装置が考えられる。
分を重畳される入力信号の立上りと同時に入力信号の通
過期間中フィルタの応答速度を時間的に連続して変化さ
せて、信号分を減衰させることなく高周波ノイズ分を除
去するフィルタ装置が考えられる。
この動作原理を第３図および第４図に従って説明すれば
、第３図において、１は時定数可変部を内蔵するフィル
タ回路、２はステップ状入力信号の立上りを検出する検
知回路、３は制御信号を発生するコントロール回路、第
４図においては、イ′は時定数可変部を内蔵するフィル
タ回路１のステップ状入力信号、口′は理想とする出力
信号、ハ′は杢原理によるフィルタ装置を使用した時の
出力信号、二′は時定数の可変速度が急激な場合の本原
理によるフィルタ装置を使用した時の出力信号を示す。
、第３図において、１は時定数可変部を内蔵するフィル
タ回路、２はステップ状入力信号の立上りを検出する検
知回路、３は制御信号を発生するコントロール回路、第
４図においては、イ′は時定数可変部を内蔵するフィル
タ回路１のステップ状入力信号、口′は理想とする出力
信号、ハ′は杢原理によるフィルタ装置を使用した時の
出力信号、二′は時定数の可変速度が急激な場合の本原
理によるフィルタ装置を使用した時の出力信号を示す。
ステップ状入力信号イ′は時定数可変部を有するフィル
タ回路１に導入されると同時に、検知回路２にも導入さ
れて、その立上りを検知回路２によって検知される。
タ回路１に導入されると同時に、検知回路２にも導入さ
れて、その立上りを検知回路２によって検知される。
検知部２からの検知信号を受けてコントロール回路３か
ら発生する制御信号により、ステップ状入力信号イ′の
立上りと同時にステップ状入力信号イ′がこのフィルタ
回路１に導入されている期間中だけフィルタ回路１の時
定数は短い方から長い方に時間的に連続して変化させら
れる。
ら発生する制御信号により、ステップ状入力信号イ′の
立上りと同時にステップ状入力信号イ′がこのフィルタ
回路１に導入されている期間中だけフィルタ回路１の時
定数は短い方から長い方に時間的に連続して変化させら
れる。
ステップ状入力信号イ′の立上り時点ではフィルタ装置
１の時定数が小さいので、若干の高周波ノイズを含んで
いるが出力信号ハ′は最終値に達しており、時間ととも
に時定数が長くなるので高周波ノイズが消滅させられる
。
１の時定数が小さいので、若干の高周波ノイズを含んで
いるが出力信号ハ′は最終値に達しており、時間ととも
に時定数が長くなるので高周波ノイズが消滅させられる
。
フィルタ回路の時定数の変化が急激な場合にはノイズの
ピーク部分で時定数が急激に大きくなることがあるため
に、出力信号二′のような波形となる。
ピーク部分で時定数が急激に大きくなることがあるため
に、出力信号二′のような波形となる。
上記のような動作原理にもとづき具体的なフィルタ装置
としては第５図に示すようなものが考えられる。
としては第５図に示すようなものが考えられる。
第５図において、２はステップ状入力信号の立上り検知
回路（例えば微分回路とこの微分信号をうけてパルスを
発生する単安定マルチバイブレークおよびこの単安定マ
ルチバイブレークのパルスによって動作させられるリレ
ー等により構成される。
回路（例えば微分回路とこの微分信号をうけてパルスを
発生する単安定マルチバイブレークおよびこの単安定マ
ルチバイブレークのパルスによって動作させられるリレ
ー等により構成される。
）、４は増幅器、５はＮチャンネルＦＥＴ，６．８はコ
ンデンサ、７，１０，１１は抵抗器、９はスイッチ、Ｓ
１はスイッチ９の共通端子、Ｓ２は正の電圧に保持され
ているスイッチ９の端子、Ｓ３は負の電圧に保持されて
いるスイッチ９の端子、１２はダイオード、ａはスイッ
チ９、抵抗器１０、抵抗器１１、ダイオード１２および
コンデンサ８で構成される制御信号を発生する掃引信号
発生器（コントロール回路）、ｂは抵抗器７、Ｎチャン
ネルＦＥＴ５およびコンデンサ６で構成されるフィルタ
回路である。
ンデンサ、７，１０，１１は抵抗器、９はスイッチ、Ｓ
１はスイッチ９の共通端子、Ｓ２は正の電圧に保持され
ているスイッチ９の端子、Ｓ３は負の電圧に保持されて
いるスイッチ９の端子、１２はダイオード、ａはスイッ
チ９、抵抗器１０、抵抗器１１、ダイオード１２および
コンデンサ８で構成される制御信号を発生する掃引信号
発生器（コントロール回路）、ｂは抵抗器７、Ｎチャン
ネルＦＥＴ５およびコンデンサ６で構成されるフィルタ
回路である。
ステップ状入力信号が導入されると同時に検知回路２か
らの検知信号によりスイッチ９の共通端子Ｓ１は端子Ｓ
２側に一瞬接続される。
らの検知信号によりスイッチ９の共通端子Ｓ１は端子Ｓ
２側に一瞬接続される。
従って正の電荷が抵抗器１０および抵抗器１１を通して
コンデンサ８に蓄積され、コンデンサ８は正の電位にな
る。
コンデンサ８に蓄積され、コンデンサ８は正の電位にな
る。
抵抗器１０の値はコンデンサ８が瞬時に充電されるよう
に小さい値に選定されなければならない。
に小さい値に選定されなければならない。
一方スイッチ９の共通端子Ｓ１は直ちに端子Ｓ３側に復
帰接続されているため、こんどは負の電荷が抵抗器１１
を通ってコンデンサ８に蓄積され、コンデンサ８は徐々
に負の電位になる。
帰接続されているため、こんどは負の電荷が抵抗器１１
を通ってコンデンサ８に蓄積され、コンデンサ８は徐々
に負の電位になる。
抵抗器１１の抵抗値は、ステップ状入力信号がフィルタ
回路ｂに導入されている期間内にコンデンサ８の端子電
圧が飽和するように選定される。
回路ｂに導入されている期間内にコンデンサ８の端子電
圧が飽和するように選定される。
なおダイオード１２は負の電圧が抵抗器１０を通るのを
防ぐために設けられたものである。
防ぐために設けられたものである。
このコンデンサ８の端子電圧はＮチャンネルＦＥＴ５の
ゲートに付与せしめられる。
ゲートに付与せしめられる。
ＮチャンネルＦＥＴ５のドレイン・ソース間の抵抗値は
ゲート・ソース間の電圧によって決まるから、この場合
掃引信号発生器ａの信号に応じてフィルタ回路ｂの抵抗
値は小さい方から大きい方へと変化する。
ゲート・ソース間の電圧によって決まるから、この場合
掃引信号発生器ａの信号に応じてフィルタ回路ｂの抵抗
値は小さい方から大きい方へと変化する。
従ってフィルタ回路ｂの時定数は短い方から長い方へと
連続的に変化するため、フィルタ回路ｂに入ったステッ
プ状入力信号は第４図出力信号ハ′に示された如く、直
ちに最終信号レベルに到達した高周波ノイズの除去され
た信号が増幅器４の出力に現れる。
連続的に変化するため、フィルタ回路ｂに入ったステッ
プ状入力信号は第４図出力信号ハ′に示された如く、直
ちに最終信号レベルに到達した高周波ノイズの除去され
た信号が増幅器４の出力に現れる。
なお、第５図において、掃引信号発生器ａとフィルタ回
路ｂを結ぶダイオードは、周知のようにＮチャンネルＦ
ＥＴ５がＦＥＴとして動作するためには、ゲートの電圧
がソースの電圧と等しいか、またはそれ以下でなければ
ならないので、スイッチ９の共通端子Ｓ１が正の端子Ｓ
２側に接続された際に、その正の電圧がゲートに加わり
、ゲートの電圧がソースのそれよりも大きくなることを
防止するために挿入されているものである。
路ｂを結ぶダイオードは、周知のようにＮチャンネルＦ
ＥＴ５がＦＥＴとして動作するためには、ゲートの電圧
がソースの電圧と等しいか、またはそれ以下でなければ
ならないので、スイッチ９の共通端子Ｓ１が正の端子Ｓ
２側に接続された際に、その正の電圧がゲートに加わり
、ゲートの電圧がソースのそれよりも大きくなることを
防止するために挿入されているものである。
しかしながら、上紀のような実施例では、ゲート・ソー
ス間電圧がステップ状入力信号の大きさによって変化し
、ステップ状入力信号の大きさが制御信号と比較して小
さい場合のみ有効である。
ス間電圧がステップ状入力信号の大きさによって変化し
、ステップ状入力信号の大きさが制御信号と比較して小
さい場合のみ有効である。
そこで、本発明は上記実施例を改良し、ステップ状入力
信号の大きさに関係なく効果的にノイズを除去しうるよ
うにしたフィルタ装置を提供しようとするものである。
信号の大きさに関係なく効果的にノイズを除去しうるよ
うにしたフィルタ装置を提供しようとするものである。
第６図に本発明の実施例を示す。
第５図と同符号を付したものは第５図と同じものであり
、説明は省略する。
、説明は省略する。
第６図においては、１３，１４，１５．１６は抵抗器、
１７は可変抵抗器、１８，１９は演算増幅器であり、こ
れらで加算回路を構戎している。
１７は可変抵抗器、１８，１９は演算増幅器であり、こ
れらで加算回路を構戎している。
掃引信号発生器ａからの掃引信号（大きさをｅ。
で示す）は抵抗器１４を介して演算増幅器１８の入力に
導入され、ステップ状入力信号（大きさをｅｉで示す）
は抵抗器１３を介して演算増幅器１８の入力に導入され
て、演算増幅器１８および演算増幅器１９により加算さ
れて加算器Ｃの出力は、〔ｅｏ＋ｅｉ〕となりＮチャン
ネルＦＥＴ５のゲートに導かれる。
導入され、ステップ状入力信号（大きさをｅｉで示す）
は抵抗器１３を介して演算増幅器１８の入力に導入され
て、演算増幅器１８および演算増幅器１９により加算さ
れて加算器Ｃの出力は、〔ｅｏ＋ｅｉ〕となりＮチャン
ネルＦＥＴ５のゲートに導かれる。
可変抵抗器１７は演算増幅器１８および演算増幅器１９
の増幅度を調整するためのものである。
の増幅度を調整するためのものである。
従ってＮチャンネルＦＥＴ５のドレイン・ソース間の抵
抗を制御するゲート・ソース間電圧は、（ｅｏ＋ｅｉ−
ｅｉ＝ｅｏ）となり掃引信号だけとなりステップ状入力
信号の大きさには無関係となる。
抗を制御するゲート・ソース間電圧は、（ｅｏ＋ｅｉ−
ｅｉ＝ｅｏ）となり掃引信号だけとなりステップ状入力
信号の大きさには無関係となる。
従って極く小さいレベルのステップ状入力信号に対して
も出力精度の極めて良好なフイルタ装置を得ることがで
きる。
も出力精度の極めて良好なフイルタ装置を得ることがで
きる。
なお、上記実施例では、フィルタ回路ｂをＮチャンネル
ＦＥＴ５およびコンデンサ６で構成したが、Ｎチャンネ
ルＦＥＴの代わりにＰチャンネルＦＥＴを用いることも
できることはいうまでもない。
ＦＥＴ５およびコンデンサ６で構成したが、Ｎチャンネ
ルＦＥＴの代わりにＰチャンネルＦＥＴを用いることも
できることはいうまでもない。
ただし、この場合には掃引信号発生器ａの端子Ｓ２，Ｓ
３の正，負の電圧を逆に、すなわち、端子Ｓ２を負、端
子Ｓ３を正の電圧にしなければならない。
３の正，負の電圧を逆に、すなわち、端子Ｓ２を負、端
子Ｓ３を正の電圧にしなければならない。
第７図は本発明の他の実施例であり、第５図および第６
図と同符号のものは第５図および第６図と同じものであ
り説明は省略する。
図と同符号のものは第５図および第６図と同じものであ
り説明は省略する。
第７図においては、３３はＰチャンネルＦＥＴを示し、
抵抗１５、可変抵抗１７および演算増幅器１９は極性反
転回路ｄを構成する。
抵抗１５、可変抵抗１７および演算増幅器１９は極性反
転回路ｄを構成する。
ＮチャンネルＦＥＴ５のゲートに掃引信号発生器ａから
の制御信号ｅ０を直接に加え、ＰチャンネルＦＥＴ２２
のゲートに極性反転回路ｄからの制御信号〔一ｅ０）を
加える。
の制御信号ｅ０を直接に加え、ＰチャンネルＦＥＴ２２
のゲートに極性反転回路ｄからの制御信号〔一ｅ０）を
加える。
ＮチャンネルＦＥＴ５ドレイン・ソース間抵抗は（１／
ｅｏ−ｅｉ）に比例した値となり、ＰチャンネルＦＥＴ
２２のドレイン・ソース間抵抗は（１／ｅＯ＋ｅ１）に
比例した値となる。
ｅｏ−ｅｉ）に比例した値となり、ＰチャンネルＦＥＴ
２２のドレイン・ソース間抵抗は（１／ｅＯ＋ｅ１）に
比例した値となる。
従ってＮチャンネルＦＥＴ５、ＰチャンネルＦＥＴ２２
の抵抗の並列抵抗は両ＦＥＴの比例係数が等しければ１
／２ｅｏに比例した値となり、ステップ状入力信号（ｅ
１）の影響は除かれる。
の抵抗の並列抵抗は両ＦＥＴの比例係数が等しければ１
／２ｅｏに比例した値となり、ステップ状入力信号（ｅ
１）の影響は除かれる。
なお、抵抗器７を倍の抵抗値を有する２本の抵抗器７′
，７２の接続と考え、かつコンデンサ６を半分の容量を
有する２本のコンデンサ６′，６“と考えれば、この実
施例のフィルタ回路は抵抗器７′，コンデンサ６′およ
びＮチャンネルＦＥＴ５からなる第１のフィルタと抵抗
器７、コンデンサ６“およびＰチャンネルＦＥＴ２２か
らなる第２のフィルタの並列接続で構成されることにな
る。
，７２の接続と考え、かつコンデンサ６を半分の容量を
有する２本のコンデンサ６′，６“と考えれば、この実
施例のフィルタ回路は抵抗器７′，コンデンサ６′およ
びＮチャンネルＦＥＴ５からなる第１のフィルタと抵抗
器７、コンデンサ６“およびＰチャンネルＦＥＴ２２か
らなる第２のフィルタの並列接続で構成されることにな
る。
また可変抵抗器１７は両ＦＥＴの判性のいずれを補償す
るために設けられたものである。
るために設けられたものである。
さらに、この実施例において、掃引信号発生器ａとＮチ
ャンネルＦＥＴ５を結ぶダイオードは、第５図における
それと同様の目的で挿入されているものである。
ャンネルＦＥＴ５を結ぶダイオードは、第５図における
それと同様の目的で挿入されているものである。
他方、極性反転回路ｄを介して掃引信号発生器ａとＰチ
ャンネルＦＥＴ２２を結ぶダイオードも第５図のそれと
同様の目的、すなわち、周知のようにＰチャンネルＦＥ
Ｔは、そのゲートの電圧がソースの電圧と等しいか、ま
たはそれ以上でなければならないので、スイッチ９の共
通端子Ｓ１が正の端子Ｓ２側、すなわち反転回路ｄを介
して負側に接続された際に、それによってゲートの電圧
がソースの電圧よりも小さくなることを防止するためで
あるが、ただし、その導通方向はＮチャンネルＦＥＴ５
との間に挿入されているダイオードのそれと逆方向であ
る。
ャンネルＦＥＴ２２を結ぶダイオードも第５図のそれと
同様の目的、すなわち、周知のようにＰチャンネルＦＥ
Ｔは、そのゲートの電圧がソースの電圧と等しいか、ま
たはそれ以上でなければならないので、スイッチ９の共
通端子Ｓ１が正の端子Ｓ２側、すなわち反転回路ｄを介
して負側に接続された際に、それによってゲートの電圧
がソースの電圧よりも小さくなることを防止するためで
あるが、ただし、その導通方向はＮチャンネルＦＥＴ５
との間に挿入されているダイオードのそれと逆方向であ
る。
さらに第８図はさらに本発明の他の実施例を示すもので
あり、第５図、第６図、第７図と同符号を附したものは
第５図、第６図、第７図と同じものであり説明は省略す
る。
あり、第５図、第６図、第７図と同符号を附したものは
第５図、第６図、第７図と同じものであり説明は省略す
る。
第８図においては２３は位相反転回路、５′はＮチャン
ネルＦＥＴ５と同特性を有するＮチャンネルＦＥＴであ
る。
ネルＦＥＴ５と同特性を有するＮチャンネルＦＥＴであ
る。
掃引信、号発生部ａからの制御信号は位相反転回路２３
に導入される。
に導入される。
一方フィルタ回路ｂの出力端にさらにＮチャンネルＦＥ
Ｔ５’を直列接続し、このＮチヤンネルＦＥＴ５’のゲ
ートには位相反転回路２３からの制御信号を附与せしめ
る。
Ｔ５’を直列接続し、このＮチヤンネルＦＥＴ５’のゲ
ートには位相反転回路２３からの制御信号を附与せしめ
る。
すなわちＮチャンネルＦＥＴ５のドレイン・ソース間の
抵抗値の変化分をＮチャンネル５′のドレイン・ソース
間の抵抗値の変化分で補償するように構成されるので、
常にフィルタ回路ｂの入力端と増幅器４の入力端の間の
抵抗値が常に一定値に保持される。
抵抗値の変化分をＮチャンネル５′のドレイン・ソース
間の抵抗値の変化分で補償するように構成されるので、
常にフィルタ回路ｂの入力端と増幅器４の入力端の間の
抵抗値が常に一定値に保持される。
従って増幅器４が大きなオフセット電流を有するような
場合であってもフィルタ回路ｂの時定数を変化させても
出力信号に誤差を生ずることがない。
場合であってもフィルタ回路ｂの時定数を変化させても
出力信号に誤差を生ずることがない。
なお、この実施例において、掃引信号発生器ａとフィル
タｂならびに位相反転回路２３を介してＮチャンネルＦ
ＥＴ５’を結ぶダイオードは、第５図におけるそれと同
様の目的で挿入されているものである。
タｂならびに位相反転回路２３を介してＮチャンネルＦ
ＥＴ５’を結ぶダイオードは、第５図におけるそれと同
様の目的で挿入されているものである。
以上詳述したように本発明は、ステップ状入力信号に重
畳される高周波ノイズを、入力信号の立上りと同時に入
力信号のフィルタ通過期間中フィルタの応答速度を時間
中に連続して変化させることにより除去する場合に、ス
テップ状入力信号の大きさに関係なくフィルタ回路の時
定数を変化させることができ、またフィルタ回路の抵抗
値の変化を補償することにより、極めて精度よい安定し
た高周波ノイズを含まない出力信号を得ることができる
ものである。
畳される高周波ノイズを、入力信号の立上りと同時に入
力信号のフィルタ通過期間中フィルタの応答速度を時間
中に連続して変化させることにより除去する場合に、ス
テップ状入力信号の大きさに関係なくフィルタ回路の時
定数を変化させることができ、またフィルタ回路の抵抗
値の変化を補償することにより、極めて精度よい安定し
た高周波ノイズを含まない出力信号を得ることができる
ものである。
従って本発明は実用に供する価値が極めて大きいといえ
るものである。
るものである。
第１図は従来のフィルタ回路の説明図、第２図は従来の
フィルタ回路を使った場合の入力信号および出力信号の
波形説明図、第３図は従来のフィルタ装置の原理説明図
、第４図は従来のフィルタ装置の入力信号および出力信
号の波形説明図、第５図は従来の原理にもとづくフィル
タ装置の実施例説明図、第６図は本発明の一実施例説明
図、第７図は本発明の他の実施例説明図、第８図は本発
明の他の実施例説明図。 Ａ…ＲＣフィルタ、Ｂ…ＲＬフィルタ、ａ…掃引信号発
生器、ｂ…フィルタ回路、Ｃ…加算回路、ｄ…極性反転
回路、１…フィルタ回路、２…検出回路、３…コントロ
ール回路、４…増幅器、５，５′…ＮチャンネルＦＥＴ
，９…スイッチ、１８，１９…演算増幅器、２２…Ｐチ
ャンネルＦＥＴ，２３…位相反転回路。
フィルタ回路を使った場合の入力信号および出力信号の
波形説明図、第３図は従来のフィルタ装置の原理説明図
、第４図は従来のフィルタ装置の入力信号および出力信
号の波形説明図、第５図は従来の原理にもとづくフィル
タ装置の実施例説明図、第６図は本発明の一実施例説明
図、第７図は本発明の他の実施例説明図、第８図は本発
明の他の実施例説明図。 Ａ…ＲＣフィルタ、Ｂ…ＲＬフィルタ、ａ…掃引信号発
生器、ｂ…フィルタ回路、Ｃ…加算回路、ｄ…極性反転
回路、１…フィルタ回路、２…検出回路、３…コントロ
ール回路、４…増幅器、５，５′…ＮチャンネルＦＥＴ
，９…スイッチ、１８，１９…演算増幅器、２２…Ｐチ
ャンネルＦＥＴ，２３…位相反転回路。
Claims (1)
- 【特許請求の範囲】 １ ソースが入力側となるＦＥＴおよびコンデンサで構
成されるフィルタ回路を備え、入力信号の到来を検知す
る信号検知回路からの信号によってフィルタ回路のＦＥ
Ｔのゲートに加え、そのドレイン・ソース間抵抗を制御
する制御信号を発生するコントロール回路を設け、制御
信号によりフィルタ回路の時定数を短い方から長い方へ
と連続的に変化させて、フィルタ回路のＦＥＴのソース
に入力される高周波ノイズ成分が重畳されたステップ状
信号からノイズ成分を除去する装置において、前記制御
信号とステップ状信号を加算し、その出力信号を前記フ
ィルタ回路のＦＥＴのゲートに加える加算回路を設けて
、前記フィルタ回路のＦＥＴのドレイン・ソース間抵抗
の制御がステップ状信号の大きさに関係なく前記制御信
号にのみもとづいて制御されるように構成したことを判
徴とするフィルタ装置。 ２ ソースが入力側となるＦＥＴおよびコンデンザで構
成されるフィルタ回路を備え、入力信号の到来を検知す
る信号検知回路からの信号によってフィルタ回路のＦＥ
Ｔのゲートに加え、そのドレイン・ソース間抵抗を制御
する制御信号を発生するコントロール回路を設け、制御
信号によりフィルタ回路の時定数を短い方から長い方へ
と連続的に変化させて、フィルタ回路のＦＥＴのソース
に入力される高周波ノイズ成分が重畳されたステップ状
信号からノイズ成分を除去する装置において、前紀フィ
ルタ回路はＮチャンネルＦＥＴとコンデンサの結合から
なる第１のフィルタおよびこれに並列接続されるＰチャ
ンネルＦＥＴとコンデンサの結合からなる第２のフィル
タで構成され、前記コントロール回路からの制御信号を
第１のフィルタに対しては、そのＦＥＴのゲートに直接
加え、第２のフィルタに対しては極性を反転させる極性
反転回路を介してそのＦＥＴのゲートに加えるようにし
て、制御信号に対するステップ状信号の影響を除くよう
に構成したことを特徴とするフィルタ装置。 ３ ソースが入カ側となるＦＥＴおよびコンデンサで構
成されるフィルタ回路を備え、入力信号の到来を検知す
る信号検知回路からの信号によってフィルタ回路のＦＥ
Ｔのゲートに加え、そのドレイン・ソース間抵抗を制御
する制御信号を発生するコントロール回路を設け、制御
信号によりフィルタ回路の時定数を短い方から長い方へ
と連続的に変化させて、フィルタ回路のＦＥＴのソース
に入力される高周波ノイズ成分が重畳されたステップ状
信号からノイズ成分を除去する装置において、前記フィ
ルタ回路の出力端にフィルタ回路のＦＥＴと同特性のＦ
ＥＴを直列接続し、前記コントロール回路からの制御信
号をフィルタ回路のＦＥＴのゲートに加えるとともに位
相を反転させる位相反転回路を介して直列接続したＦＥ
Ｔのゲートにも加えるようにして、フィルタ回路のＦＥ
Ｔのドレイン・ソース間抵抗の変化分を直列接続したＦ
ＥＴのドレイン・ソース間抵抗の変化分で補償するよう
に構成したことを特徴とするフィルタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51045987A JPS588770B2 (ja) | 1976-04-21 | 1976-04-21 | フイルタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51045987A JPS588770B2 (ja) | 1976-04-21 | 1976-04-21 | フイルタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5322348A JPS5322348A (en) | 1978-03-01 |
| JPS588770B2 true JPS588770B2 (ja) | 1983-02-17 |
Family
ID=12734495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51045987A Expired JPS588770B2 (ja) | 1976-04-21 | 1976-04-21 | フイルタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS588770B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5392456A (en) * | 1989-10-06 | 1995-02-21 | Hitachi, Ltd. | Method of controlling filter time constant and filter circuit having the time constant control function based on the method |
| US10128823B2 (en) * | 2014-12-10 | 2018-11-13 | Qualcomm Incorporated | Subthreshold metal oxide semiconductor for large resistance |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5226671B2 (ja) * | 1971-12-28 | 1977-07-15 |
-
1976
- 1976-04-21 JP JP51045987A patent/JPS588770B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5322348A (en) | 1978-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL8204871A (nl) | Versterker met regelbare versterking, meer in het bijzonder inrichtingen voor het verbeteren van zulk een versterker. | |
| JPS58187015A (ja) | スイツチト・キヤパシタ回路 | |
| KR850008245A (ko) | 필터(filter)집적회로 | |
| US4539527A (en) | Noise reduction by linear interpolation using a dual function amplifier circuit | |
| DE60215827T2 (de) | Impedanzmessschaltung und kapazitätsmessschaltung | |
| JPS598963B2 (ja) | リミタ−回路 | |
| GB2117583A (en) | Gain control circuit | |
| JPS588770B2 (ja) | フイルタ装置 | |
| US4577161A (en) | Noise reduction by linear interpolation using a dual function amplifier circuit | |
| JPS5943852B2 (ja) | 信号ホ−ルド回路 | |
| JP3361582B2 (ja) | 交流信号処理回路を具える装置 | |
| DE3408101C2 (de) | Störunterdrückungsschaltung | |
| US4342001A (en) | Differential amplifier having a low-pass characteristic | |
| JPH05127763A (ja) | ボルテージレギユレータ | |
| GB1372678A (en) | Dynamic focusing signal generator | |
| JPS5929005B2 (ja) | 多点入力切換装置 | |
| JPS5821963B2 (ja) | クオ−ドレ−チヤ形検波装置 | |
| EP0082380B1 (de) | Elektronischer Verstärker mit einem durch eine Steuerspannung veränderbaren Übertragungsmass, insbesondere Expander | |
| US5103389A (en) | Frequency range of analog converter by means of external rectifier | |
| JPS54102846A (en) | Signal holding circuit | |
| JPH01246912A (ja) | ローパスフィルタ | |
| JPS6112638Y2 (ja) | ||
| JPH02285805A (ja) | 増幅／制限回路 | |
| US4525679A (en) | High gain amplifying stage by output conductance cancellation | |
| JPS6329294Y2 (ja) |