JPS5886735A - 多層構造半導体装置 - Google Patents

多層構造半導体装置

Info

Publication number
JPS5886735A
JPS5886735A JP56186023A JP18602381A JPS5886735A JP S5886735 A JPS5886735 A JP S5886735A JP 56186023 A JP56186023 A JP 56186023A JP 18602381 A JP18602381 A JP 18602381A JP S5886735 A JPS5886735 A JP S5886735A
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
semiconductor devices
multilayer structure
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56186023A
Other languages
English (en)
Inventor
Katsuhiro Tsukamoto
塚本　克博
Wataru Wakamiya
若宮　互
Kazuo Mizuguchi
一男 水口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56186023A priority Critical patent/JPS5886735A/ja
Publication of JPS5886735A publication Critical patent/JPS5886735A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、多層構造半導体装置に関するものである。
従来この種の半導体装置として第１図に示すものがあっ
た。図において（１）及び（２）は同−又は興なる機能
を有する半導体装置、（３）及び（４）はセラミック等
の物質で形成され、七〇それ半導体装ｉ！　（１）及び
（２）を固定するための基板、（５）は基板（３）又は
（４）上の電極配線用パッド、（６）は半導体装置（１
）又は（２）と基板（３）又は（４）上の電極配線用パ
ッド（５）とを接続する配線、（７）は一部の基板（３
）内を通り、基板（３）及び（４）上の特定の電極配線
用パッド（５）　（５）相互間を接続するための配線を
示す。
第１図に示す従来の装置では、隣接する上下二層の半導
体装！（１）及び（２）の特定の電極配線用パッド（５
）　（５）を接続する場合、第１図の（７）の様な一部
上層の半導体装置（１）の基板（３）を貫通し、該基板
（３）の下部に達している配線で下層の半導体装１ｔ（
２）の基板（４）の接続したい電極配線用パッドと接続
していた。
従来の多層構造を有する半導体装置は゛以上の様に構成
され、各層の半導体装置がそれぞれ独立の離間した基板
上に固定されているので、半導体装置全体が大きくなシ
、又任意の層の半導体装機間の接続が容易でない等の欠
点があった。
この発明は上記の様な従来のものの欠点を除去するため
になされたもので、各層の半導体装置を積層させて作り
、かつ各半導体装置の周辺部に配置された電極配線用パ
ッドを各層毎に階段状に並べることによシ、任意の層の
半導体装型間の接続を容易にし、かつ小型化できる多７
Ｆ１ｍ造を有する半導体装置を提供することを目的とし
ている。
以下、この発明の一実施例を図について説明する。第２
図において、（８）及び（９）はそれぞれ同−又は異な
る機能を有する半導体装置、ＱＯ及びａηはそれぞれ半
導体装置（８）及び（９）のｌｌｌ極線線用パッドＯ２
は半導体装１ｍ　（８）及び（９）の任意の電極配線用
パッドを接続する電極接続用配線を示す。
上記半導体装ｂ！！［（８）及び（９）は独立の離間し
た基板上に固定されているのではなく、適当な絶縁膜を
はさんで積層されておシ、さらに各半導体装置の周辺部
に配置された電極配線用パッドＯＱＱηは第２図に示す
様に各層毎に階段状に並べられている。
各層の半導体装型間の接続は階段状に配置された任意の
−：極配、線用パッド間を電極接続用配線（６）で接続
することにより可能である。
なお、上記実施例では二層構造の半導体装置について説
明したが、三層以上の多層構造を有する半導体装置であ
ってもよく、上記実施例と同様の効果を奥する。
以上の様に、この発明によりは複数個の半導体装置を積
層して形成し、各層の周辺部に配置された電極配線用パ
ッドを階段状に並べて相互配線を行なう構成にしたので
装部全体を小型にするとと　　　゛ができ、かつ任意の
層間の相互配線が容易にできるという効果がある。
【図面の簡単な説明】
第１図は従来の多層構造を有する半導体装置の側断面図
、第２図はこの発明の一実施例を示す多層構造を有する
半導体装置の側断面図である。 （８）及び（９戸・・半導体装置、αＧ及び０υ・・・
半導体装置の電極配線用パッド、＠・・・上下層の半導
体装置の電極接続用配線。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人　　　葛　野　信　−

Claims (1)

    【特許請求の範囲】
  1. 複数個の半導体装置を適当な絶縁膜を介して積層して形
    成し、各層の半導体装置の周辺部に配置された電極配線
    用パッドを各層毎に階段状に並べ相互に配線することを
    特徴とする多層構造半導体装賑。
JP56186023A 1981-11-18 1981-11-18 多層構造半導体装置 Pending JPS5886735A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56186023A JPS5886735A (ja) 1981-11-18 1981-11-18 多層構造半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56186023A JPS5886735A (ja) 1981-11-18 1981-11-18 多層構造半導体装置

Publications (1)

Publication Number Publication Date
JPS5886735A true JPS5886735A (ja) 1983-05-24

Family

ID=16181037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56186023A Pending JPS5886735A (ja) 1981-11-18 1981-11-18 多層構造半導体装置

Country Status (1)

Country Link
JP (1) JPS5886735A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292383A (ja) * 1985-06-20 1986-12-23 Sony Corp 集積回路装置
US5184284A (en) * 1991-09-03 1993-02-02 International Business Machines Corporation Method and apparatus for implementing engineering changes for integrated circuit module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292383A (ja) * 1985-06-20 1986-12-23 Sony Corp 集積回路装置
US5184284A (en) * 1991-09-03 1993-02-02 International Business Machines Corporation Method and apparatus for implementing engineering changes for integrated circuit module

Similar Documents

Publication Publication Date Title
JP2004063667A5 (ja)
JP2004165559A5 (ja)
JPH03257893A (ja) 多層配線基板の製造方法
JPS63211663A (ja) 回路基板
JPS5886735A (ja) 多層構造半導体装置
JPH01274938A (ja) 静電チャック基板
JPS61288456A (ja) 多層半導体装置の製造方法
JPH0473960A (ja) 半導体集積回路
JPS6125218Y2 (ja)
JPH02126665A (ja) 半導体装置
JPH01123347U (ja)
JPH05218036A (ja) 半導体装置
JPS6070754A (ja) 混成集積回路の製造方法
JP2901311B2 (ja) 半導体集積回路
JPS584193Y2 (ja) 多層配線装置
JPS5889877A (ja) 超伝導回路装置
JPS60137051A (ja) 半導体装置
JPS59201478A (ja) ジヨセフソン素子集積回路の製造方法
JPS62154758A (ja) 半導体装置とその製造法
JPS61281563A (ja) 超伝導回路装置
JPS6355502U (ja)
JPS63281499A (ja) 多層配線基板
JPS60198845A (ja) 半導体装置
JP2544749B2 (ja) 半導体集積回路
JPS6225858Y2 (ja)