JPS5878431A - 半導体ウエハの加工方法 - Google Patents
半導体ウエハの加工方法Info
- Publication number
- JPS5878431A JPS5878431A JP17651481A JP17651481A JPS5878431A JP S5878431 A JPS5878431 A JP S5878431A JP 17651481 A JP17651481 A JP 17651481A JP 17651481 A JP17651481 A JP 17651481A JP S5878431 A JPS5878431 A JP S5878431A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- electrode
- damaged
- semiconductor wafer
- discharge method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000003672 processing method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000012545 processing Methods 0.000 claims description 4
- 238000009760 electrical discharge machining Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052799 carbon Inorganic materials 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000003486 chemical etching Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 abstract 1
- 239000002344 surface layer Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 19
- 230000000694 effects Effects 0.000 description 7
- 239000000843 powder Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000005247 gettering Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 210000000481 breast Anatomy 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体ウェハの加工方法に係り、特に半導体
素子にゲッタ作用を与える丸め半導体ウェハの主面に損
傷をつける方法の改良に関する。
素子にゲッタ作用を与える丸め半導体ウェハの主面に損
傷をつける方法の改良に関する。
近年、半導体装置の高性能化、高密度化の技術開発にと
もなって製造１楊での汚染による歩留低下を低減するた
めに、半導体ウェハ（以下ウェハと略称する）にゲッタ
ー作用を持たせることが必要となってきている。
もなって製造１楊での汚染による歩留低下を低減するた
めに、半導体ウェハ（以下ウェハと略称する）にゲッタ
ー作用を持たせることが必要となってきている。
従来、ウェハのゲッター作用付与方法として半導体素子
の領域が形成される主面の反対側主面（以降裏面と略称
する）に機械的損傷を与える方法、裏Ｗ４にイオン注入
を施すこと瞥よって欠陥を発生させる方法、８ｉｓＮ、
膜を形成する方法、レーザ光をウェハ裏面Ｋｎｉｔ射さ
せる方法、ウェハの内１１に酸素析出による微小欠陥を
今生させる方法（インドリノシック・ゲッタ一方法）等
があげられる。
の領域が形成される主面の反対側主面（以降裏面と略称
する）に機械的損傷を与える方法、裏Ｗ４にイオン注入
を施すこと瞥よって欠陥を発生させる方法、８ｉｓＮ、
膜を形成する方法、レーザ光をウェハ裏面Ｋｎｉｔ射さ
せる方法、ウェハの内１１に酸素析出による微小欠陥を
今生させる方法（インドリノシック・ゲッタ一方法）等
があげられる。
叙上の従来の方法には一長一短があり、例えば裏面に機
械的損傷を形成する方法では、気体中、あるいは液体中
で微粒の酸化シリコン粉末を噴射する方法がよく採用さ
れているが、これＫは酸化シリコン粉末中の不純物、同
粉末の噴射中に他の不純物、ごみ等が耐着し圧入され、
あるいは酸化シリコン粉末が入り込みなどする。そして
これらは後の工程では完全に除去しにくいため、ゲッタ
ー作用よプも悪い影響があるとみられている。その他の
方法についても、生産性を低下するなど種々の技術的問
題点がある。
械的損傷を形成する方法では、気体中、あるいは液体中
で微粒の酸化シリコン粉末を噴射する方法がよく採用さ
れているが、これＫは酸化シリコン粉末中の不純物、同
粉末の噴射中に他の不純物、ごみ等が耐着し圧入され、
あるいは酸化シリコン粉末が入り込みなどする。そして
これらは後の工程では完全に除去しにくいため、ゲッタ
ー作用よプも悪い影響があるとみられている。その他の
方法についても、生産性を低下するなど種々の技術的問
題点がある。
この発明は上記従来の欠点を改良するためのものである
。
。
この発明はウェハに半導体素子を形成するに先立って裏
面に放電加工を施して損傷面に形成する工程を備えたこ
とを特徴とする半導体ウェハの加工方法を提供する。
面に放電加工を施して損傷面に形成する工程を備えたこ
とを特徴とする半導体ウェハの加工方法を提供する。
以下にｌ実施例につき詳？ＩＡＫ説明する。まず、ウェ
ハの加工工程は引上げ方法によって形成された単結晶イ
ンゴットをスライシングして得られ九ウェハにラッピン
グ、ついで両支部の周縁にヘヘリングを施したのち、化
学エツチングを施して表層の破砕層を除去する。次に放
電加工を施して裏面に損傷を与える。これには図示の如
く回転ステージ（１）上にウェハ（２）を真空チャック
で吸引固定させ回転させる。この回転チャック上に炭素
電極（３）を配置し、これに高電圧を印加してウエノ・
に近接させて配置し、ウェハ面に沿って（水平に）移動
しウェハに対しスパークをとばす。上記−例の回路は定
電流電源（４）が５０〜２００−の範囲内に選択でき、
この出力側配線の各々に直列にチョーク（５）。
ハの加工工程は引上げ方法によって形成された単結晶イ
ンゴットをスライシングして得られ九ウェハにラッピン
グ、ついで両支部の周縁にヘヘリングを施したのち、化
学エツチングを施して表層の破砕層を除去する。次に放
電加工を施して裏面に損傷を与える。これには図示の如
く回転ステージ（１）上にウェハ（２）を真空チャック
で吸引固定させ回転させる。この回転チャック上に炭素
電極（３）を配置し、これに高電圧を印加してウエノ・
に近接させて配置し、ウェハ面に沿って（水平に）移動
しウェハに対しスパークをとばす。上記−例の回路は定
電流電源（４）が５０〜２００−の範囲内に選択でき、
この出力側配線の各々に直列にチョーク（５）。
（５つが挿入され、このチョークの入力側、出力側にお
いて配線間に接続され九コンデンサー（６） ＃ （６
’）を設け、さらに配線の一方に前記炭素電極（３）を
、他方にはフオイスナー・スパーク装置（７）と回転ス
テージ（１）とを直列に夫々接続し、炭素電極（３）と
ウェハ（２）間にスパークを生じさせる。なお、フオイ
スナー・スパーク装置（７）の電源の一次電圧を４０〜
６０ｖ、電極間隔を０．５〜２１１ｍ１Ｋして好適であ
った。
いて配線間に接続され九コンデンサー（６） ＃ （６
’）を設け、さらに配線の一方に前記炭素電極（３）を
、他方にはフオイスナー・スパーク装置（７）と回転ス
テージ（１）とを直列に夫々接続し、炭素電極（３）と
ウェハ（２）間にスパークを生じさせる。なお、フオイ
スナー・スパーク装置（７）の電源の一次電圧を４０〜
６０ｖ、電極間隔を０．５〜２１１ｍ１Ｋして好適であ
った。
また、スパークによる損傷の密度、深さ′等は電流、電
圧の制御によって容易に制御できるが、−例として１０
８〜１０シ？ｃｄ、２−３胸で良好な成績を示した。
圧の制御によって容易に制御できるが、−例として１０
８〜１０シ？ｃｄ、２−３胸で良好な成績を示した。
次にはミラー・ポリシュを施し洗浄後に半導体素子の各
領域形成等に移る。
領域形成等に移る。
叙上の如く得られ九ウェハのゲッタリング作用を従来の
液体または気体ホーニングにより裏面損傷を形成した場
合との比較試験を行なった。酸化工程で発生する表面の
積層欠陥密度は本発明によるものがＩＱｃｍ−”、従来
方法によるものがＩＱ’ｃＩＩ−”以上を示すことが確
紹され、ゲッタ作用において本発明方法の優位が明確に
なった。
液体または気体ホーニングにより裏面損傷を形成した場
合との比較試験を行なった。酸化工程で発生する表面の
積層欠陥密度は本発明によるものがＩＱｃｍ−”、従来
方法によるものがＩＱ’ｃＩＩ−”以上を示すことが確
紹され、ゲッタ作用において本発明方法の優位が明確に
なった。
この発明によれば、ウェハがすぐれたゲッタ作用を備え
るため、半導体装置の高性能化、高密度化をはかること
ができる顕著な利点がある。
るため、半導体装置の高性能化、高密度化をはかること
ができる顕著な利点がある。
図はこの発明の方法の実施に用いられる装置の回路図で
ある。 １ 回転ステージ ２ ウエノ１３ 炭素
電極 ４ 定電流電源５．５′・・・ チョー
ク ６．６′・・・ コンデンサー７ ７オ
イスナー・ス／（−り装置代理人 弁理士 井 上 −
男
ある。 １ 回転ステージ ２ ウエノ１３ 炭素
電極 ４ 定電流電源５．５′・・・ チョー
ク ６．６′・・・ コンデンサー７ ７オ
イスナー・ス／（−り装置代理人 弁理士 井 上 −
男
Claims (1)
- 半導体ウェハに半導体素子を形成するに先立って素子の
領域を形成する主面の反対側の主１ｉＫ放電加工を施し
損傷面に形成する工程を備え圧子導体ウェハの加工方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17651481A JPS5878431A (ja) | 1981-11-05 | 1981-11-05 | 半導体ウエハの加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17651481A JPS5878431A (ja) | 1981-11-05 | 1981-11-05 | 半導体ウエハの加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5878431A true JPS5878431A (ja) | 1983-05-12 |
Family
ID=16014949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17651481A Pending JPS5878431A (ja) | 1981-11-05 | 1981-11-05 | 半導体ウエハの加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5878431A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276634A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 半導体装置の製造方法 |
-
1981
- 1981-11-05 JP JP17651481A patent/JPS5878431A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276634A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101151458B1 (ko) | 접합 웨이퍼의 제조방법 및 접합 웨이퍼 | |
| EP0534497B1 (en) | Semiconductor wafer surface treatment method | |
| KR101905788B1 (ko) | 절연체-위-반도체 형 기판의 마무리 방법 | |
| JP4407384B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP4977999B2 (ja) | 貼合せ基板の製造方法及びその方法で製造された貼合せ基板 | |
| JP3324469B2 (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| JPWO2003009386A1 (ja) | 貼り合わせウエーハの製造方法 | |
| CN107180754A (zh) | 等离子体处理方法 | |
| JPS61500821A (ja) | デバイスの製造における無転移スロット分離のための方法 | |
| JP6531743B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JP5541136B2 (ja) | 貼り合わせｓｏｉウエーハの製造方法 | |
| JPS5878431A (ja) | 半導体ウエハの加工方法 | |
| KR100898649B1 (ko) | Ｓｏｉ기판 및 그 제조방법 | |
| US7799660B2 (en) | Method for manufacturing SOI substrate | |
| US2843809A (en) | Transistors | |
| JPH0467650A (ja) | 半導体装置の製造方法 | |
| JPH0451971B2 (ja) | ||
| JPH04115511A (ja) | Ｓｏｉ基板の製造方法 | |
| JP4598413B2 (ja) | 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具 | |
| CN106560916A (zh) | 元件芯片的制造方法以及元件芯片 | |
| JP3155085B2 (ja) | シリコン基板の溝形成方法 | |
| JPH02122624A (ja) | ドライエッチング装置 | |
| JP3286563B2 (ja) | プラズマエッチングによる平坦加工方法及び加工装置 | |
| JPS6276634A (ja) | 半導体装置の製造方法 | |
| JPS5840840A (ja) | 半導体装置およびその製造方法 |