JPS5878430A - 絶縁性保護膜の形成方法 - Google Patents
絶縁性保護膜の形成方法Info
- Publication number
- JPS5878430A JPS5878430A JP56176801A JP17680181A JPS5878430A JP S5878430 A JPS5878430 A JP S5878430A JP 56176801 A JP56176801 A JP 56176801A JP 17680181 A JP17680181 A JP 17680181A JP S5878430 A JPS5878430 A JP S5878430A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- protection film
- insulating protection
- substrate
- converted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 8
- 150000001875 compounds Chemical class 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract 7
- 230000001681 protective effect Effects 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 3
- 238000007796 conventional method Methods 0.000 abstract description 3
- 239000013078 crystal Substances 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 238000001771 vacuum deposition Methods 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は化合物半導体、特にＧａＡｓ系の半導体素子の
表面保護膜に関するものである。
表面保護膜に関するものである。
従来、表面保護膜としてＣＶＤ、スバ、り等の方法にて
絶縁性の保護膜を形成する方法が採用されている。しか
るにＣＶＤ、スバ、り等従来方法ノ欠点トして％絶縁性
保護膜内に微小のビンホー。
絶縁性の保護膜を形成する方法が採用されている。しか
るにＣＶＤ、スバ、り等従来方法ノ欠点トして％絶縁性
保護膜内に微小のビンホー。
ルや１組成が完全な保護膜でない領域が本質的に発生し
やすく十分な保護効果が得られなｈとｂう問題がある。
やすく十分な保護効果が得られなｈとｂう問題がある。
本発明はかかる欠点を克服し安定した化合物子゛ 導体
−板上に保護効果を得る表面保護膜を形成することを目
的とするものである。
−板上に保護効果を得る表面保護膜を形成することを目
的とするものである。
本発明社化合物半導体基板表面上に比較的簡単に安定し
た絶縁物に変換可能な物質（例えばＳｉ）をＣＶＤ、ス
パッタ等で形成し、しかる後それを絶縁物に変換せしめ
ることを特徴とするものである。
た絶縁物に変換可能な物質（例えばＳｉ）をＣＶＤ、ス
パッタ等で形成し、しかる後それを絶縁物に変換せしめ
ることを特徴とするものである。
本発明によればｓｌのような物質を絶縁物（例えば別０
２）に変換せしめると、その体積は約１．６倍程度に膨
張しその過程でＳｉ層形成時の微小なピンホールや欠陥
等が消失し、良好な保護膜に変化せしめることが可能で
ある。
２）に変換せしめると、その体積は約１．６倍程度に膨
張しその過程でＳｉ層形成時の微小なピンホールや欠陥
等が消失し、良好な保護膜に変化せしめることが可能で
ある。
又、８１の酸化方法として加圧酸化技術が使用可能であ
ル、比較的低い温度でＳｉｎｇに変換できることも大き
な利点である。
ル、比較的低い温度でＳｉｎｇに変換できることも大き
な利点である。
以下に図面を用いて詳細な説明を具体的な実施例の工程
を追って説明する。
を追って説明する。
第１図にお込て、基板１はＧａＡｓの単結晶基板である
。基板表面にＣＶＤ、スバ、り、蒸着等従来方法にて、
８１層２を形成する。この厚さは必要な保護膜厚の６０
層程度の厚さとする。−例として厚さｔ＝ｔｏｏｏλの
５ｉ層を形成する。次に第２図の如く、８１層２を加圧
酸化法によ、９８１０ｇ層２′に変化せしめる。この場
合、圧力６気圧、８００℃、スチーム雰囲気内で１時間
程度の加圧酸化によシ厚さｔ′二約１６００λの８１０
２層μ形成される。
。基板表面にＣＶＤ、スバ、り、蒸着等従来方法にて、
８１層２を形成する。この厚さは必要な保護膜厚の６０
層程度の厚さとする。−例として厚さｔ＝ｔｏｏｏλの
５ｉ層を形成する。次に第２図の如く、８１層２を加圧
酸化法によ、９８１０ｇ層２′に変化せしめる。この場
合、圧力６気圧、８００℃、スチーム雰囲気内で１時間
程度の加圧酸化によシ厚さｔ′二約１６００λの８１０
２層μ形成される。
この結果、前述した如く％８ｉ層に比較して８ｉ０ｚ層
は約６０−の体積増加があるため、８１成長時のピンホ
ール、欠損部分がそれによって埋められ、極めて高品質
の絶縁保護膜が形成される。
は約６０−の体積増加があるため、８１成長時のピンホ
ール、欠損部分がそれによって埋められ、極めて高品質
の絶縁保護膜が形成される。
尚、ＧａあるいはＡ３の８ｉへの拡散によるＧａｐｓ基
板表面の劣化を最小にするためには、ＳＮへの拡散係数
が比較的大であるＧａｌＳｉ層へ添加しておき、しかる
後酸化する事によシその補正カニ可能である。
板表面の劣化を最小にするためには、ＳＮへの拡散係数
が比較的大であるＧａｌＳｉ層へ添加しておき、しかる
後酸化する事によシその補正カニ可能である。
以上本発明によれば簡単にかつ極めて高品質の絶縁性保
護膜を化合物半導体基板上に形成でき、その効果は大で
ある。
護膜を化合物半導体基板上に形成でき、その効果は大で
ある。
第１図および第２図は夫々本発明の一実施例をその工程
順に示す断面図である。 １−．１０８．Ｇａ１ｔｓ基板、２ 、、、 、、、３
ｉ層、２’、・・・−８に０２層。
順に示す断面図である。 １−．１０８．Ｇａ１ｔｓ基板、２ 、、、 、、、３
ｉ層、２’、・・・−８に０２層。
Claims (2)
- （１）化合物半導体基板上に導電体層を形成し、しかる
後に該導電体層を絶縁層へ変換せしめる工程を含むこと
を特徴とする絶縁性保護膜の形成方法。 - （２）前記導電体層はシリコンであ）、前記絶縁層はシ
リコン酸化膜であることを特徴とする特許請求の範囲第
１項記載の絶縁性保護膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56176801A JPS5878430A (ja) | 1981-11-04 | 1981-11-04 | 絶縁性保護膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56176801A JPS5878430A (ja) | 1981-11-04 | 1981-11-04 | 絶縁性保護膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5878430A true JPS5878430A (ja) | 1983-05-12 |
Family
ID=16020075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56176801A Pending JPS5878430A (ja) | 1981-11-04 | 1981-11-04 | 絶縁性保護膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5878430A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057634A (ja) * | 1983-09-08 | 1985-04-03 | Agency Of Ind Science & Technol | 表面保護膜形成方法 |
| JP2014220364A (ja) * | 2013-05-08 | 2014-11-20 | 株式会社豊田自動織機 | 半導体基板の製造方法 |
-
1981
- 1981-11-04 JP JP56176801A patent/JPS5878430A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057634A (ja) * | 1983-09-08 | 1985-04-03 | Agency Of Ind Science & Technol | 表面保護膜形成方法 |
| JP2014220364A (ja) * | 2013-05-08 | 2014-11-20 | 株式会社豊田自動織機 | 半導体基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4333965A (en) | Method of making integrated circuits | |
| KR0147976B1 (ko) | 박막 헤드의 패턴 평탄화 방법 | |
| US3972770A (en) | Method of preparation of electron emissive materials | |
| JPS5878430A (ja) | 絶縁性保護膜の形成方法 | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| JPS6033320B2 (ja) | 半導体レ−ザ及びその製造方法 | |
| JPS6224629A (ja) | 半導体表面保護膜形成方法 | |
| JPS6366415B2 (ja) | ||
| JPS5874043A (ja) | 半導体装置 | |
| JP2621543B2 (ja) | 化合物半導体装置の製造方法 | |
| JPS63117429A (ja) | 半導体装置 | |
| JPS6333888A (ja) | 半導体レーザ装置 | |
| JPS5911631A (ja) | 半導体装置の製造方法 | |
| JPS6132441A (ja) | 誘電体分離領域の形成方法 | |
| JPS5837976B2 (ja) | 不純物拡散法 | |
| JPS58103131A (ja) | 化合物半導体装置の製造方法 | |
| JPS58197876A (ja) | 半導体装置 | |
| JPS58138047A (ja) | 半導体装置の製造方法 | |
| JPH02185066A (ja) | 半導体装置の製造方法 | |
| JP2789262B2 (ja) | ＧａＡｓ基板中にイオン注入能動層を形成する方法 | |
| JPH0220016A (ja) | 半導体装置の製造方法 | |
| JPS6313342B2 (ja) | ||
| JPS5814739B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS5910236A (ja) | 半導体装置の製造方法 | |
| JPS596557A (ja) | 半導体装置の製造方法 |