JPS58103131A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPS58103131A JPS58103131A JP20214181A JP20214181A JPS58103131A JP S58103131 A JPS58103131 A JP S58103131A JP 20214181 A JP20214181 A JP 20214181A JP 20214181 A JP20214181 A JP 20214181A JP S58103131 A JPS58103131 A JP S58103131A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide
- nitride
- substrate
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は化付物半導体装置の製造方法に関するものであ
る。
る。
化合物子導体を用いた半導体装置において、その性能お
よび品質を決定する要素として化合物半導体と電極との
オーミック接触と表面保護とが挙げられる。特に、電気
的接触性の艮いオーイック接触層と表面安定性の曳い絶
縁物層とが必要とされる。従来はオーイック接触層とし
て＾ｕ−Ｇ・合金層を用いていた。しかしながらこの曾
金１を安定にムラなく形成するのは容易でなく、提案さ
れている製造方法も量産性に乏しいものでありた。
よび品質を決定する要素として化合物半導体と電極との
オーミック接触と表面保護とが挙げられる。特に、電気
的接触性の艮いオーイック接触層と表面安定性の曳い絶
縁物層とが必要とされる。従来はオーイック接触層とし
て＾ｕ−Ｇ・合金層を用いていた。しかしながらこの曾
金１を安定にムラなく形成するのは容易でなく、提案さ
れている製造方法も量産性に乏しいものでありた。
又、１５！藺保護膜としては８１醗化物や８ｉ窒化物等
が用いられているが、これらはピンホールやクラックを
生じることが多く、更に電気的な安定性にも欠如してい
る。
が用いられているが、これらはピンホールやクラックを
生じることが多く、更に電気的な安定性にも欠如してい
る。
しかるに本発明の目的は、化合物基体の保護効果の高い
異面保護膜を得るに好適な方法を提供することを目的と
し、シリコンを化合物基体狭量に形成し、その後その少
なくとも一部を選択酸化技術を用いてｓ量、酸化物に変
質せしめて保！１Ｍとすることｔ−特徴とするものであ
る。
異面保護膜を得るに好適な方法を提供することを目的と
し、シリコンを化合物基体狭量に形成し、その後その少
なくとも一部を選択酸化技術を用いてｓ量、酸化物に変
質せしめて保！１Ｍとすることｔ−特徴とするものであ
る。
以下に図面を参照して本発明の一実施例をＧａＡｓ基体
を用いた場合について説明する。
を用いた場合について説明する。
まず、第１図に示すように例えばＮ ｆｉｌ Ｇ ａ
Ａ ｓ単結晶基板ｌｏ浅面に８４層２を形成する。その
厚さには特に制約はないが、一応実施例では１０００＾
の厚さに形成する。形成方法としては、ＣＶＤ、スパッ
タ１．蒸溜等種々の方法が適用できる０次に第２図に示
す如く、８１層２の狭面に別酸化物層３および８ｉ窒化
物４ｔ−順次形成する。
Ａ ｓ単結晶基板ｌｏ浅面に８４層２を形成する。その
厚さには特に制約はないが、一応実施例では１０００＾
の厚さに形成する。形成方法としては、ＣＶＤ、スパッ
タ１．蒸溜等種々の方法が適用できる０次に第２図に示
す如く、８１層２の狭面に別酸化物層３および８ｉ窒化
物４ｔ−順次形成する。
８１酸化物や８１窒化物は種々のＣＶＤ法スパッタ法岬
を用い、更に一般的なマスク方法で加工され、表面上で
選択的く形成される。この形成位置はオーミック接触を
得危い場所とする０次に高温の酸化性雰囲気でＳｉ層を
酸化する事により第３図に示す如く、８Ｉ窒化物４０直
下を除く他の領域の８ｉ層１ｓｔ酸化智５に変質せしめ
る。故に、前記８五酸化物層３は必ずしも必要ではない
、しかる後、８１窒化物層４を除去し、更に８１酸化物
層３を除去すると第４図に示す構造となる。高温酸化工
程はＧ ａ Ａ ｓ基板、そのものが解離し劣化する性
質ｔＶするため、あｔｎｎ温源出来ないため、比較的低
温で酸化工程を進行させることができる加圧酸化法が望
ましい。実ＪＩＭでは、６気圧、８００℃、１時間のス
チーム酸化によ、６．Ｓｉ層２を選択的に８１酸化一層
５に変化させた。同、８１層２に対してはＧ１やＡ８の
基板からの解離が小さいため、熱処理してもＧａＡｓ基
板表面に悪影響を及ぼすことはない、従って、予めイオ
ン注入等で不純豐を導入し、これを活性化させる丸めの
熱処理やかつ以下に述べるようにオーミック接触を形成
する熱処理と同じ工程でＳｉ層を８１０３に変質させる
ことができ、製造上極めて都合がよい。同時にこの工程
にて、Ｓｉ層２かられずかながらＳｌがＮ ｉｉ Ｇ
ａ Ａ ｓ基板ｌ中に拡散され、選択的に残された８４
層２はＮ型ＧａＡｓ基板とオー（ツク接触を構成する事
になる。故に、この結果選択的にオーミック接触部分を
形成すると同時に不要部を絶縁性にした異面保護膜が容
易にかつ単時間で形成される。
を用い、更に一般的なマスク方法で加工され、表面上で
選択的く形成される。この形成位置はオーミック接触を
得危い場所とする０次に高温の酸化性雰囲気でＳｉ層を
酸化する事により第３図に示す如く、８Ｉ窒化物４０直
下を除く他の領域の８ｉ層１ｓｔ酸化智５に変質せしめ
る。故に、前記８五酸化物層３は必ずしも必要ではない
、しかる後、８１窒化物層４を除去し、更に８１酸化物
層３を除去すると第４図に示す構造となる。高温酸化工
程はＧ ａ Ａ ｓ基板、そのものが解離し劣化する性
質ｔＶするため、あｔｎｎ温源出来ないため、比較的低
温で酸化工程を進行させることができる加圧酸化法が望
ましい。実ＪＩＭでは、６気圧、８００℃、１時間のス
チーム酸化によ、６．Ｓｉ層２を選択的に８１酸化一層
５に変化させた。同、８１層２に対してはＧ１やＡ８の
基板からの解離が小さいため、熱処理してもＧａＡｓ基
板表面に悪影響を及ぼすことはない、従って、予めイオ
ン注入等で不純豐を導入し、これを活性化させる丸めの
熱処理やかつ以下に述べるようにオーミック接触を形成
する熱処理と同じ工程でＳｉ層を８１０３に変質させる
ことができ、製造上極めて都合がよい。同時にこの工程
にて、Ｓｉ層２かられずかながらＳｌがＮ ｉｉ Ｇ
ａ Ａ ｓ基板ｌ中に拡散され、選択的に残された８４
層２はＮ型ＧａＡｓ基板とオー（ツク接触を構成する事
になる。故に、この結果選択的にオーミック接触部分を
形成すると同時に不要部を絶縁性にした異面保護膜が容
易にかつ単時間で形成される。
８１層を酸化する事によｐ５約Ｌ６倍にその体積が１１
！ＫＬ、Ｓ轟酸化物層６の厚さは約１６００人となる。
！ＫＬ、Ｓ轟酸化物層６の厚さは約１６００人となる。
又こｏａ＊ｓｉ層内にありたピンホールや微細な欠損部
分はこの体積膨張で自然に埋められ良好かつ安定な保ｌ
Ｉ膜となる。又、オーイック景触ｔ＾好にする丸め適切
な不Ｎ智をあらかじめ添加する事も可能である。しかる
後、絶縁物層６を加工し九プ、オー（ツク接触層ｚ上に
更に金属電極を形成する事によ？）、ＧａＡｓ ＦＥＴ
、ＩＣ９その他種々の牛導体装置に使用可能である事は
容易に類推されるものである。
分はこの体積膨張で自然に埋められ良好かつ安定な保ｌ
Ｉ膜となる。又、オーイック景触ｔ＾好にする丸め適切
な不Ｎ智をあらかじめ添加する事も可能である。しかる
後、絶縁物層６を加工し九プ、オー（ツク接触層ｚ上に
更に金属電極を形成する事によ？）、ＧａＡｓ ＦＥＴ
、ＩＣ９その他種々の牛導体装置に使用可能である事は
容易に類推されるものである。
以上説明し九ように本発明は化合物子導体装置に応用し
て極めて有効なものである。
て極めて有効なものである。
卒二
第１図乃至第４図は夫々本発明の一実施例による化曾物
牛導体装置の製造方法を説明するための各製造工程での
断面図である。 １・・・・・・Ｎ型ＧａＡｓ基板、２・・・・・・８１
層、３・・・ 卒・・・８ｉ五酸化物、４・・・・・・
Ｓ１窒化物層、５・・・・・・８ｉ五酸化物。 １４５
牛導体装置の製造方法を説明するための各製造工程での
断面図である。 １・・・・・・Ｎ型ＧａＡｓ基板、２・・・・・・８１
層、３・・・ 卒・・・８ｉ五酸化物、４・・・・・・
Ｓ１窒化物層、５・・・・・・８ｉ五酸化物。 １４５
Claims (1)
- 化合物中導体層上にＳｉ層を形成する工程と、該８１層
の少なくとも一部を８１の酸化物層に変質せしめる工程
とを含むことを特徴とする化合物中導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20214181A JPS58103131A (ja) | 1981-12-15 | 1981-12-15 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20214181A JPS58103131A (ja) | 1981-12-15 | 1981-12-15 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58103131A true JPS58103131A (ja) | 1983-06-20 |
Family
ID=16452631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20214181A Pending JPS58103131A (ja) | 1981-12-15 | 1981-12-15 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58103131A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5168330A (en) * | 1990-12-03 | 1992-12-01 | Research Triangle Institute | Semiconductor device having a semiconductor substrate interfaced to a dissimilar material by means of a single crystal pseudomorphic interlayer |
| CN108288582A (zh) * | 2018-01-11 | 2018-07-17 | 北京华碳科技有限责任公司 | 一种晶圆级GaN器件衬底转移方法 |
-
1981
- 1981-12-15 JP JP20214181A patent/JPS58103131A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5168330A (en) * | 1990-12-03 | 1992-12-01 | Research Triangle Institute | Semiconductor device having a semiconductor substrate interfaced to a dissimilar material by means of a single crystal pseudomorphic interlayer |
| CN108288582A (zh) * | 2018-01-11 | 2018-07-17 | 北京华碳科技有限责任公司 | 一种晶圆级GaN器件衬底转移方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0536899A (ja) | 半導体装置およびその製造方法 | |
| JPS58103131A (ja) | 化合物半導体装置の製造方法 | |
| JPS63289820A (ja) | 半導体装置の製造方法 | |
| JPH04133428A (ja) | 半導体装置の製造方法 | |
| JP2975496B2 (ja) | 素子分離構造の形成方法 | |
| JPS58103122A (ja) | 化合物半導体装置の製造方法 | |
| JPH0669426A (ja) | 半導体装置 | |
| JPS63168034A (ja) | 半導体装置の多層ゲ−ト電極の形成方法 | |
| JPS6060752A (ja) | 高抵抗ポリシリコンの製造方法 | |
| JP2664458B2 (ja) | 素子分離方法 | |
| JPS6120154B2 (ja) | ||
| JPS6018935A (ja) | 半導体装置の製造方法 | |
| JPS6011459B2 (ja) | 拡散形半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH01137624A (ja) | ＧａＡｓ半導体装置の製造方法 | |
| JPS6154620A (ja) | 半導体装置の製造方法 | |
| JPS5624939A (en) | Manufacture of semiconductor device | |
| JPS633434A (ja) | 半導体装置の製造方法 | |
| JPH03175628A (ja) | 半導体装置の製造方法 | |
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| JPH03278532A (ja) | 半導体装置の製造方法 | |
| JPH02271624A (ja) | 半導体装置の製造方法 | |
| JPS59215746A (ja) | 半導体装置の製造方法 | |
| JPH03205873A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH01108727A (ja) | 絶縁膜の形成方法 |