JPS6224629A - 半導体表面保護膜形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体、詳しくはＩＩＩ　ｅ　Ｖ族化合物半導
体の表面保護膜形成方法に関するものである。

（従来技術とその問題点） シリコン半導体素子では、熱酸化により形成されるＳｉ
Ｏ２膜が極めて安定な表面保護膜として働くため、高い
信頼性が得られている。一方、光デバイス、マイクロ波
デバイスとして開発の盛んなＩ■−Ｖ族化合物半導体で
は、ＳｉにおけるＳｉＯ２膜のような適切な表面保護膜
を形成するのが困難である。即ち、通常Ｖ族原子の方が
高い蒸気圧を有するために、化学量論比を有するｍ−ｖ
酸化膜が得られていない。従ってＣＶＤ法、スパッタ法
等の堆積法によッテＩＩＩ−Ｖ族化合物半導体表面に、
ＳｉＯ２，Ａｌ２Ｏ３等の絶縁膜を形成するのが一般的
である。しかしながら、上記堆積法によって形成した表
面保護膜と半導体との界面には１０１２〜１０１３ｃｍ
−２ｅＶ−”の高い密度の界面準位が存在し、これが素
子の特性及び信頼性に影響を与えていた。このような高
い界面準位密度の原因の１つとして、半導体表面に１０
〜２０人の自然酸化膜が存在している事が考えられてい
る。

ＧａＡｓを例にとると、ＧａＡｓ表面には１０〜２０人
の自然酸化膜が形成されていて、それは、多くのＧａ２
０ｓ、少しのＡｇ２Ｏ３と元素状遊離Ａｓから構成され
ている。

従って、自然酸化膜の全くない清浄な半導体表面に絶縁
膜を形成する必要があるが、大気中での工程を含む限り
、必ず酸素雰囲気にさらされてしまい自然酸化膜は形成
される。更に、仮に真空中でガスエツチングを施し、清
浄表面を得たとしても、その表面は、Ｖ族素子の高い蒸
気圧のために、過剰のＩＩＩ族原子を有する。この様な
過剰ＩＩＩ族原子を有する表面に絶縁膜を堆積した場合
、ＩＩＩ族原子の高い反応性のため、絶縁膜構成原子と
ｍ族原子との置換反応が生じ界面の電気的特性に悪影響
を与える。

（発明の目的） 本発明はこのような従来の欠点を除去せしめ、界面準位
の少ない表面保護膜形成方法を提供する事にある。

（発明の構成） 本発明は、分子線エピタキシャル法によって成長された
Ｖ族安定面を有するｒｉｒ　−ｖ族化合物半導体表面を
大気にさらす事なく、該表面上にアルミニウム金属を蒸
着し、しかる後、酸素もしくは酸素を含む雰囲気にさら
す事によって該アルミニウム金属をアルミナ（Ａｌ２Ｏ
３）絶縁物に変化せしめる工程を有する事を特徴とする
半導体表面保護膜形成方法である。

（作用） 本発明は、上述の構成により、従来の欠点を解決した。

すなわち分子線エピタキシャル法によって清浄なＩＩＩ
　ｅ　Ｖ族化合物半導体表面を得ることができ、その際
半導体表面がＶ族原子過剰になる様に、すなわちＶ族安
定面になる様にする。そうする事によって反応性の高い
ＩＩＩ族原子は表面第１層に現れないため、絶縁膜形成
時に、置換反応は生じない。更に、Ｖ放資定化した清浄
表面に、ＩＩＩ族原子であるアルミニウム金属を蒸着す
れば、Ａ１とＶ族安定面との界面にはＡＩ−Ｖ族原子の
強い結合が生じる。ＡＩ−Ｖ族原子の結合は非常に安定
であるため、酸素雰囲気にさらした時、酸化は自動的に
ＡＩとＶ放資定化半導体表面との界面で停止し、急峻な
界面が得られる。更に、界面はＡＩ−Ｖ族原子の結合の
ため、未結合手による界面準位の発生がなく、従って界
面準位の低減が図れる。

（実施例） 以下、ＧａＡｓに本発明を適用した実施例を説明するが
、他のＩＩＩ−Ｖ族半導体についても同様であることは
容易に理解される。第１図は、本発明による表面保護膜
形成工程を示している。１はＧａＡｓ半導体基板で、２
は分子線エピタキシャル法で形成したＡｓ安定化面を有
するＧａＡｓ層である。図の右側には、界面の結合の様
相を模式的に示している。１×１Ｏ−１０Ｔｏｒｒ、の
背圧を有する真空中で、５Ｘ１０−６Ｔｏｒｒ。

分圧のＡｓビームを照射しながら、ＧａＡｓ基板１を６
００〜６５０°Ｃに昇温してＧａＡｓ自然酸化膜を除去
した後、９２０°Ｃに設定したＧａ分子線を照射してＧ
ａＡｓエピタキシャル層２を成長した（第１図（ａ））
。しがる後、ＧａＡｓを１００°Ｃ以下まで降温し、Ａ
ｓビーム照射を停止し、１０５０°Ｃに設定したＡ１分
子線を照射してＡ１金属層３を約２０人成長した（第１
図（ｂ））。この時、Ａｌ−ＧａＡｓ界面は（ｂ）固有
に示す様に、Ａｌ−Ａｓ結合で形成される。次いで、真
空中に、酸素を約１ｏ１１ラングミユア（１ラングミユ
ア＝ＩＸ１０＝Ｔｏｒｒ、秒）導入して先のＡＩをアル
ミナ（Ａｌ２Ｏ３）３’　　に変換した（第１図（Ｃ）
）。この時（ｃ）固有に示す様にＡｌ−Ａｓの強い結合
は保たれたまま、Ａ１は酸化された。

（発明の効果） 本発明による第１図の工程で作製されたＡｌ２Ｏ３／Ｇ
ａＡｓのＡｌ２Ｏ３上にＡ１電極を形成し、金属ｌ絶縁
膜〃半導体（ＭＩＳ）ダイオードを作製し、Ｃ−Ｖ法に
よって界面準位密度を測定した。第２図は測定で得られ
た界面準位密度のバンドギャップ内の分布を示している
。実線は本発明による結果で、点線は比較の為に、従来
のスパッタ法で形成したＡｌ２Ｏ３表面保護膜の場合の
結果である。従来、１０１２ｃｍ−２ｅＶ−”以上の界
面準位を有していたが、本発明により、１０１１ｃｍ−
２ｅＶ−１と約１桁低減された界面準位が実現できた。

なお、本発明を他のＩＩＬＶ族半導体に適用しても同様
の効果が得られる。

【図面の簡単な説明】

第１図は、本発明による表面保護膜形成工程を示す図で
、１は半導体基板、２は分子線エピタキシャル層、３は
アルミニウム、３′　はアルミナである。 第２図は、界面準位分布を示す図で、点線は従来、実線
は本発明による効果を示している。 第１回 （Ｃ，）

Claims (1)

【特許請求の範囲】
1. 分子線エピタキシャル法によって成長されたＶ族安定面
   を有するIII−Ｖ族化合物半導体表面を大気にさらす事
   なく、該表面上にアルミニウム金属を蒸着し、しかる後
   、酸素もしくは酸素を含む雰囲気にさらす事によって該
   アルミニウム金属をアルミナ（Ａｌ＿２Ｏ＿３）絶縁物
   に変化せしめる工程を有する事を特徴とする半導体表面
   保護膜形成方法。