JPS5847875B2 - 発光ダイオ−ド用ウエ−ハ - Google Patents

発光ダイオ−ド用ウエ−ハ

Info

Publication number
JPS5847875B2
JPS5847875B2 JP49048619A JP4861974A JPS5847875B2 JP S5847875 B2 JPS5847875 B2 JP S5847875B2 JP 49048619 A JP49048619 A JP 49048619A JP 4861974 A JP4861974 A JP 4861974A JP S5847875 B2 JPS5847875 B2 JP S5847875B2
Authority
JP
Japan
Prior art keywords
layer
gallium arsenide
germanium
substrate
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49048619A
Other languages
English (en)
Other versions
JPS5016487A (ja
Inventor
ウエスレイ ガートマン ウイリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS5016487A publication Critical patent/JPS5016487A/ja
Publication of JPS5847875B2 publication Critical patent/JPS5847875B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 本発明は発光ダイオード（ＬＥＤ）用ウエーハに関し、
特にシリコン基板上の発光ダイオード（ＬＥＤ）に使用
できる特性を有するガリウム素リンのエビタキシャル層
を備えた発光ダイオード用ウエーハに関する。
発光ダイオードは現在小型電子計算機の読取表一示部な
とにおいて小さな光源その他の使用において大きな用途
を見出しつつある。
従来の発光ダイオードは普通ガリウムヒ素リンのエビタ
キシャル層がとりつけられたガリウムヒ素基板を含んで
いる。
そのような従来の技術における発光ダイオード用のウエ
ーハは十分よい特性のものであるが、ガリウムヒ素基板
を使用することは比較的高価であることがわかっており
、現在の主要な注目点は発光ダイオード用の基板の価格
を下げることにある。
従来からこの点についてガリウムヒ素よりも安価な再板
を用いることが試みられ、ゲルマニウム基板を用いて、
ガリウムヒ素リンをエビタキシャル成長させる面を除い
−で全面上に二酸化シリコンをとりつけるこどが行なわ
れた。
そのような試みは、「Ｔ ｒａｎｓａｃ ｔｉｏｎｓ
ｏｆ ｔｈｅ ＭｅｔａｌｌｕｒｇｉｃａｌＳｏｃｉｅ
ｔｙ ｏｆ ＡＩＭＥＪ （ＡＩＭＢ金属学会誌）の第
２４５巻（１９６９年３月号）のページ５６５−５６９
に完全に述べられている。
ゲルマニウムを基板として選ぶ理由は、この物質かガリ
ウムヒ素のそれと非常に近い格子間隔と熱膨脹特性を有
しているということである。
ゲルマニウムもガリウムヒ素も面心立方結晶構造である
。
ガリウムヒ素が異なる点は、それが２つの異なる元素、
ガリウムとヒ素から成る閃亜鉛鉱形構造であるというこ
とである。
ゲルマニウムの結晶格子間隔はガリウムヒ素のそれと０
．０７パーセント以内で一致し、熱膨脹係数は２，２パ
ーセントしかちがわない。
しかしながらこれら従来の試みは戒功しなかった。
最近わかってきたことは、二酸化シリコンの被膜は多数
のピンホールを有しており、そのためガリウムヒ素リン
のエビタキシャル成長の間に雰囲気中にある塩化水素ガ
スが二酸化シリコン層を通過し、ゲルマニウムと反応し
て揮発性塩化ゲルマニウムをつくり、このゲルマニウム
がガリウムヒ素リン層中のドーパント（不純物）となり
、最終的なウエハの質を低下させ、結局不良な発光ダイ
オード特性しか得られないらしいということである。
従ってこの方法はうまくいかないということで見捨てら
れた。
ゲルマニウム基板上に、良質の発光ダイオードを設ける
ために用いることのできる発光ダイオード用のガリウム
ヒ素リンエピタキシャル層を得ることができる。
これを参考例として説明する。たとえばゲルマニウム基
板に、従来の技術の任意のものによってガリウムヒ素の
層がとりつけられる。
この層は好ましくは２０μｍ程度の厚さのものである。
次に基板の１面上からこの被膜が除去される。
ゲルマニウム基板の被膜のない表面に、次にほゾ１０μ
ｍの厚さのガリウムヒ素の層がとりつけられる。
この基板上へガリウムヒ素リンをエビタキシャル成長さ
せるときの雰囲気中に見出されるＨＣ７ガスはこのガリ
ウムヒ素層を通過せず、従って塩化ゲルマニウムの形成
は行なわれず、ガリウムヒ素リン層へのゲルマニウム不
純物導入はないことがわかった。
従って１０μｍのガリウムヒ素層上へエビタキシャル成
長されるガリウムヒ素リン層は、基板上への非常に良質
のエビタキシャル成長を実現する。
本発明に従えば、シリコン基板上に、良質の発光ダイオ
ードを設けるために用いることのできる発光ダイオード
用のガリウムヒ素リンエピタキシャル層を備えた発光ダ
イオード用ウエーハが提供される。
本発明の１実施例に従えば、シリコン基板が用いられ、
シリコンとゲルマニウムの傾斜領域（ ｇｒａｄｅｄ
ｒｅｇｉｏｎ）が１面上にとりつけられる。
シリコンの量はシリコン基板から離れるに従って零へ減
少する。
次に従来の任意の技術によって、ゲルマニウム面上へガ
リウムヒ素層がとりつけられる。
この層は約１０μｍの厚さである。このようにしてゲル
マニウム表面が雰囲気から分離され、次によく知られた
方法でガリウムヒ素リンがとりつけられる。
ＨＣ７ガスは揮発性ゲルマニウム化合物を形成できず、
ガリウムヒ素リン層の劣下をもたらさない。
従って、このようにしてシリコン基板を用い、ＬＥＤデ
バイス作成用のガリウムヒ素リン層の形戒が行なわれる
。
他の参考例に従えば、ゲルマニウム基板は窒化シリコン
（ Ｓ ｓ ３Ｎ４ ） 、あるいは窒化ボロン、ある
いはＲＦプラズマによって形成する二酸化シリコンで被
覆される。
ＲＦプラズマによる二酸化シリコン中には標準的な方法
でとりつけられた二酸化シリコン被膜中にみられるピン
ホールがない。
これらの被膜は、ＨＣｔガスが通過して塩化ゲルマニウ
ム（ＧｅＣｔ４）ガスを形成するのを阻止するように十
分高密度とより少ないピンホールを有するように、十分
厚くなければならない。
基板の１面上の窒化シリコンが除去され、その上へガリ
ウムヒ素の１０μｍ層がとりつけられる。
既に述べた参考例と同様に、ガリウムヒ素上にガリウム
ヒ素リンの傾斜層がとりつけられ、ゲルマニウム基板を
有するウエハが完成する。
現在の技術からは、シリコン基板を有効に用いることが
望ましい。
本発明の他の目的は、傾斜ゲルマニウム層を有するシリ
コン基板と、その上のガリウムヒ素と、さらにその上の
ガリウムヒ素リンの傾斜層を含む発光ダイオード用ウエ
ーハを提供することである。
本発明の他の目的は、従来の材料にくらべて比較的安価
なＬＥＤデバイス用材料を得ることである。
本発明の他の目的は、基板上へガリウムヒ素リンのエビ
タキシャル成長を行なう間に、揮発性ゲルマニウム及び
その化合物の形成をさけることである。
上述の目的及び本発明の更に他の目的は、以下の本発明
の理解を助けるための参考例および本発明の実施例につ
いての説明によって当業者には明らかになるであろう。
以下の実施例は例として示したものであり、これに限る
ものではないことを注意しておく。
参考例を示す第１図を参照すると、ゲルマニウム上へガ
リウムヒ素リン層を作成するための方法が示されている
。
まず第１ａ図を参照すると、ゲルマニウム基板１が示さ
れている。
次に真空蒸着法のようなよく知られた任意の方法によっ
て約２０μｍ厚のガリウムヒ素層３がゲルマニウム基板
１全面にとりつけられ、次にゲルマニウム基板の上面４
が研磨で除去されガリウムヒ素が取除かれる。
研磨は反応炉の外で行なわれる。これを第１ｂ図に示し
てある。
被膜をつけた基板は再び反応炉へ入れられ、研磨された
表面４上へガリウムヒ素の薄い層５がとりつけられる。
この層は第１ｃ図に示されたように約１０μｍの厚さで
ある。
次にガリウムヒ素層５上へ単結晶ガリウムヒ素リンが気
相成長される。
リンのヒ素に対する割合は零から４０パーセントへ徐々
に増加し、傾斜領域７中の残りのヒ素がガリウムヒ素合
金の格子不合致から出てゆく。
第１ｄ図に示されたように領域９は、約４０パーセント
リンと６０パーセントヒ素のガリウムヒ素リンである
。
傾斜領域７は約２０μｍ厚さである。
第１ａ図から第１ｄ図の参考例によれば、ガリウムヒ素
リンの気相成長の間、ガリウムヒ素リンと共に反応炉へ
入ったＨＣｔガスは、ゲルマニウム基板が常にガリウム
ヒ素の層によって封じ込められているため、ゲルマニウ
ム基板に接触できないことがわかるであろう。
従ってガリウムヒ素リン層に有害なゲルマニウム不純物
が導入されて作戒される最終的なデバイスの劣下をもた
らすことはない。
ほぼ１．０の一定のＩ−Ｖ比で温度をかえておこなった
一連の気相成長のテストの結果、低成長温度において、
戒長層一基板境界における結晶欠陥の密度が大きく減少
することがみとめられた。
約７５０℃およびそれ以下の基板温度のとき、そのよう
な欠陥はもはやみられなかった。
（１００）から２゜傾いた結晶方向を有するゲルマニウ
ムが好ましいが、他の結晶方向のものでも同様である。
さて第２ａ図から第２ｄ図を参照すると、本発明の１実
施例が示されている。
この実施例に従えば、第２ａ図のようにシリコン基板２
１が設けられる。
シリコンは、ガリウムヒ素あるいはガリウムヒ素リンの
層成長時に反応炉へ入る物質のどれとも揮発性化合物を
形成しない。
次にこの基板はゲルマニウム層２５によって第２ｂ図に
示すように上面が被覆され、シリコンの量が１００パー
セントから零へ徐々に減少する傾斜領域２３とゲルマニ
ウム層２５を形成する。
次に第１Ｃ図に関して前に述べたのと同様に、第２Ｃ図
に示されるように層２５上へガリウムヒ素層２７がとり
つけられる。
層２７はゲルマニウムを含む層２３と２５の側面上にも
拡がり、ゲルマニウムを完全に封じ込む。
次に第１ｄ図の領域１と同様のガリウムヒ素リン傾斜領
域２９がガリウムヒ素層２７上にとりつけられ、層３１
は４０パーセントのリンと６０パーセントのヒ素を含む
ガリウムヒ素リン層となり、第２ｄ図に示されるように
完成した層となる。
第２ａ図から第２ｄ図の実施例に従って、その上にガリ
ウムヒ素リンのエビタキシャル成長層２９ ，３１をと
りつけられたシリコン基板が得られることがわかるであ
ろう。
第３ａ図から第３ｄ図を参照すると、他の参考例が示さ
れている。
第３ａ図には母材料であるゲルマニウム結晶ウエーハ４
１が示されている。
この母材料はすべての面を、有効なマスクとなるために
十分高密度でピンホールの非常にすくない十分な厚さの
窒化シリコン被膜４３でおおわれる。
注意することは窒化物は窒化ボロンやＲＦプラズマでつ
くる二酸化シリコンにおきかえてもよいということであ
る。
第３ｂ図に示すように、上面４４から窒化シリコンが除
去され、前の実施例におけると同様にガリウムヒ素の層
４５が第３Ｃ図のようにとりつけられる。
工程は次にガリウムヒ素リンの成長へうつり、第１ｄ図
、第２ｄ図と同じように、第３ｄ図の層４１は傾斜領域
であり、層４９は４０パーセントのリンと６０パーセン
トのヒ素を含むガリウムヒ素リンを含み、デバイスが完
成する。
第３ａ図から第３ｄ図の参考例に従えば、ガリウムヒ素
リンの戒長中に反応炉へ入るＨＣ７ガスが有害な塩化ゲ
ルマニウムを形成することや、伺らかの方法でゲルマニ
ウム基板に接触し最終的なデバイスを劣下させる有害な
不純物導入を起こすような可能性なしで、ゲルマニウム
基板上にガリウムヒ素リン層が形成できることが明らか
であろう。
注意すべきことは層の厚さを言及した時に示した値は最
小の厚さであることである。
より厚い層でもよいし、より薄い層でよい場合もあろう
。
判断基準は層のマスク能力である。
更に注意すべきことは、堆積工程で使用される物質と化
学的に不活性であって、十分ピンホールが少なくゲルマ
ニウムを完全にマスクするような、他の被膜を使用して
もよいということである。
本発明は特定の実施例について述べられたが、当業者に
は各種の修正や変形が可能であることがわかるであろう
。
可能である場合は、参考例中に示した技術を本発明と組
合わせることもできる。
【図面の簡単な説明】
第１ａ図から第１ｄ図は、ゲルマニウム基板上にＬＥＤ
デバイス用のガリウムヒ素リンエピタキシャル層を作成
するための方法の参考例を示す図、第２ａ図から第２ｄ
図は、シリコン上にＬＥＤデバイス用ガリウムヒ素リン
エピタキシャル層を作成するための、本発明の１実施例
を示す図、第３ａ図から第３ｄ図は、ゲルマニウム基板
上にＬＥＤデバイス用のガリウムヒ素リンエピタキシヤ
ル層を作成するための、他の実施例を示す図である。 １・・・・・・ゲルマニウム基板、３・・・・・・ガリ
ウムヒ素層、４・・・・・・上面、５・・・・・・ガリ
ウムヒ素薄層、γ・・・・・・傾斜領域、９・・・・・
・ガリウムヒ素リン領域、２１・・・・・・シリコン基
板、２３・・・・・・傾斜領域、２５・・・・・・ゲル
マニウム層、２７・・・・・・ガリウムヒ素層、２９゜
゜゜゜゛゜ガリウムヒ素リン傾斜領域、３１・・・・・
・ガリウムヒ線リン領域、４１・・・・・・ゲルマニウ
ム基板、４３・・・・・・窒化シリコン膜、４４・・・
・・・上面、４５・・・・・・ガリウムヒ素層、４１・
・・・・・傾斜領域、４９・・・・・・ガリウムヒ素リ
ン領域。

Claims (1)

  1. 【特許請求の範囲】 １（ａ）すくなくとも選ばれた領域上に傾斜ゲルマニウ
    ム層を有するシリコン基板であって、前記傾斜ゲルマニ
    ウム層は前記シリコン基板との接合部において約零パー
    セントのゲルマニウムを有し、前記シリコン基板から離
    れた表面で約１００パーセントのゲルマニウムを有スる
    、シリコン基板、 （ｂ） 前記シリコン基板の前記傾斜ゲルマニウム層
    を有する領域上のガリウムヒ素層、 （ｃ） 前記ガリウムヒ素上のガリウムヒ素リンの傾
    斜層であって、前記ガリウムヒ素リンの傾斜層はＧａＡ
    Ｓ ＬＯＰ Ｏ．０からＧａ Ａ ｓ ６． ａ Ｐ
    Ｏ．４へと移行しているような傾斜層、 を含む発光ダイオード用ウエーハ。
JP49048619A 1973-04-30 1974-04-30 発光ダイオ−ド用ウエ−ハ Expired JPS5847875B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US35561173A 1973-04-30 1973-04-30

Publications (2)

Publication Number Publication Date
JPS5016487A JPS5016487A (ja) 1975-02-21
JPS5847875B2 true JPS5847875B2 (ja) 1983-10-25

Family

ID=23398103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP49048619A Expired JPS5847875B2 (ja) 1973-04-30 1974-04-30 発光ダイオ−ド用ウエ−ハ

Country Status (6)

Country Link
JP (1) JPS5847875B2 (ja)
DE (1) DE2420780A1 (ja)
FR (1) FR2227050B1 (ja)
GB (1) GB1467145A (ja)
IT (1) IT1004282B (ja)
NL (1) NL7405352A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS638773U (ja) * 1986-07-04 1988-01-21

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59182582A (ja) * 1983-04-01 1984-10-17 Hosiden Electronics Co Ltd ＧａＡｓ発光素子
GB8905511D0 (en) * 1989-03-10 1989-04-19 British Telecomm Preparing substrates
US5256594A (en) * 1989-06-16 1993-10-26 Intel Corporation Masking technique for depositing gallium arsenide on silicon
KR100454275B1 (ko) * 1995-08-16 2005-01-31 시크리스탈 아게 단결정을생성시키기위한시이드결정,상기시이드결정의용도및SiC단결정또는단결정SiC층의생성방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JOURNAL OF APPLIED PHYSICS=1969 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS638773U (ja) * 1986-07-04 1988-01-21

Also Published As

Publication number Publication date
DE2420780A1 (de) 1974-11-21
GB1467145A (en) 1977-03-16
FR2227050A1 (ja) 1974-11-22
JPS5016487A (ja) 1975-02-21
IT1004282B (it) 1976-07-10
NL7405352A (ja) 1974-11-01
FR2227050B1 (ja) 1981-04-17

Similar Documents

Publication Publication Date Title
CA1292550C (en) Epitaxial gallium arsenide semiconductor wafer and method of producing the same
US6168659B1 (en) Method of forming gallium nitride crystal
JP3127342B2 (ja) 合成半導体及び制御されたそのドーピング
US4786615A (en) Method for improved surface planarity in selective epitaxial silicon
US5685946A (en) Method of producing buried porous silicon-geramanium layers in monocrystalline silicon lattices
TWI445054B (zh) 藉由氫化物汽相磊晶術生長減少差排密度之非極性氮化鎵
JP2792785B2 (ja) 半導体デバイスおよびその製造方法
US4290830A (en) Method of selectively diffusing aluminium into a silicon semiconductor substrate
US20030012984A1 (en) Buffer layer and growth method for subsequent epitaxial growth of III-V nitride semiconductors
US4789421A (en) Gallium arsenide superlattice crystal grown on silicon substrate and method of growing such crystal
GB1561177A (en) Growing smooth epitaxial layers on misoriented substrates
US4000020A (en) Vapor epitaxial method for depositing gallium arsenide phosphide on germanium and silicon substrate wafers
JPS5847875B2 (ja) 発光ダイオ−ド用ウエ−ハ
JP3143040B2 (ja) エピタキシャルウエハおよびその製造方法
KR100438813B1 (ko) 질화갈륨(gan) 웨이퍼 제조방법
JPH01270593A (ja) 化合物半導体層形成方法
US6451711B1 (en) Epitaxial wafer apparatus
JPH0473930A (ja) ヘテロエピタキシャル成長用基板
JPH02237021A (ja) 半導体装置の製造方法
EP0002080A1 (en) Method for the epitaxial deposition of several layers and devices, in particular a semiconductor laser device made by this method
JP3109567B2 (ja) Ｉｉｉ−ｖ族化合物半導体ウェハの製造方法
JPH0575101A (ja) シヨツトキ障壁を有する半導体装置
WO2024132142A1 (en) Method of fabricating a device, device, and deposition apparatus
JPS6224629A (ja) 半導体表面保護膜形成方法
JPH0434920A (ja) 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法