JPWO2005022624A1 - 絶縁膜形成方法 - Google Patents

絶縁膜形成方法 Download PDF

Info

Publication number
JPWO2005022624A1
JPWO2005022624A1 JP2005513455A JP2005513455A JPWO2005022624A1 JP WO2005022624 A1 JPWO2005022624 A1 JP WO2005022624A1 JP 2005513455 A JP2005513455 A JP 2005513455A JP 2005513455 A JP2005513455 A JP 2005513455A JP WO2005022624 A1 JPWO2005022624 A1 JP WO2005022624A1
Authority
JP
Japan
Prior art keywords
metal
gas
insulating film
film
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005513455A
Other languages
English (en)
Inventor
智雄 上野
智雄 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY
Original Assignee
NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY filed Critical NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY
Publication of JPWO2005022624A1 publication Critical patent/JPWO2005022624A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Abstract

半導体基板上に形成する絶縁膜を高性能化して、リーク電流の少ない電子デバイスを製造する方法を提供する。高誘電材料金属のみを半導体基板上に金属膜として形成し、その金属膜を２５０〜４５０℃に加熱し、その加熱した金属膜に、クリプトンガス（またはキセノンガス）を酸素ガスと混合させ、その混合ガスをプラズマ化したガスを加えることにより、金属膜を酸化して、半導体基板上に絶縁膜を形成するようにしたことを特徴とする。

Description

本発明は、絶縁膜形成方法に関し、特に任意の半導体基板上に金属酸化物を絶縁物として形成する絶縁膜形成方法に関する。
従来から絶縁膜は、電子デバイスの動作に欠かせない存在であり、その形成には様々な方法が用いられてきた。近年、例えばＭＯＳＦＥＴ及びその集積形態であるＵＬＳＩ等の電子デバイスでは、素子の低消費電力化を図るため、ＦＥＴチャンネル部に隣接して配置されるゲート絶縁膜の特性に対する要求が厳しくなっている。従来、このゲート絶縁膜には、半導体であるシリコン基板の表面を酸素雰囲気中、８００℃程度の温度に維持して、酸化反応させることによって得られるシリコン酸化膜が多用されてきた。
近年の素子の微細化、高集積化によって、このゲート絶縁膜の材料をシリコン酸化膜から、比誘電率の大きな材料へ代える必要が生じてきた。これはスケーリング則に従った素子の低電圧駆動を実現するために、シリコン酸化膜厚を薄くして容量を増大させ、反転層電荷密度を維持、増大させることで対処が可能であったところ、そのシリコン酸化膜の膜厚が３ｎｍ以下に薄膜化すると、電子の波動性に起因する直接トンネルがもたらす漏れ電流の増大により、絶縁膜としての機能が損なわれてきたことによる。
この問題は、世界的にも広く認知されており、米国、欧州、韓国、台湾およびわが国の世界半導体５極の半導体関連業界団体である、米国のＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｄｕｓｔｒｙ Ａｓｓｏｃｉａｔｉｏｎ（ＳＩＡ）、欧州のＥｕｒｏｐｅａｎ Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔ Ａｓｓｏｃｉａｔｉｏｎ（ＥＥＣＡ）、韓国のＫｏｒｅａ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｄｕｓｔｒｙ Ａｓｓｏｃｉａｔｉｏｎ（ＫＳＩＡ）、台湾のＴａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｄｕｓｔｒｙ Ａｓｓｏｃｉａｔｉｏｎ（ＴＳＩＡ）およびわが国のＪａｐａｎ Ｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｄｕｓｔｒｙ Ａｓｓｏｃｉａｔｉｏｎ（ＪＥＩＴＡ）が中心となり策定しているＩｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｆｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＩＴＲＳ）に詳しい。
ＩＴＲＳでは、これから数年後にはシリコン酸化膜に代えて、ゲート絶縁膜に高誘電率材料を導入する必要性が述べられているものの、「その解決策は未だに知られていない」としている。このような状況の中で、世界各国の研究機関等では、ハフニウム酸化物やジルコニウム酸化物およびアルミニウム酸化物等の金属酸化物を次世代ゲート絶縁膜材料の筆頭候補として、その作成プロセスを含めて精力的な研究が行われている。
例えば、シリコン基板上に金属ハフニウム層を形成し、この金属ハフニウム層およびシリコン基板の表面部を熱酸化することにより、ゲート絶縁膜となるＨｆ含有シリコン酸化膜をシリコン基板の表面部に形成する技術が知られている（例えば、特許文献１参照）。
また、非酸化性雰囲気中において、まず、シリコン基板上に金属ハフニウム層を形成し、その後プラズマ化された酸素による酸化雰囲気中で金属属ハフニウム層を酸化することにより、シリコン基板上に酸化ハフニウムによる絶縁膜を形成する技術が知られている（特許文献２参照）。
さらに、酸素を含まない有機金属材料、例えば、ハフニウムを含有する原料ガスを供給してＣＶＤ法により、シリコン基板上全面に亘ってハフニウム金属層を形成し、その後酸素ガスを供給してハフニウム金属膜を酸化して、絶縁膜を形成する技術が知られている（特許文献３参照）。
特開２００３−１７９０４９号公報 特開２００３−２４９４９７号公報 特開２００４−１５８４８１号公報
しかしながら特許文献１に記載の技術では、シリコン酸化物とハフニウム酸化物が混在する絶縁膜であるので、酸化膜換算膜厚（ＥＯＴ）を充分薄くすることができないといった問題が残る。さらに、絶縁膜／シリコン界面の平坦性が維持できず、チャンネル領域を移動するキャリアの移動度低下が懸念されるといった問題がある。また本件出願の基礎出願（特願２００３−３４５０１９号、出願日２００３年８月２８日）の出願後に公開された特許文献２に記載の技術では、ハフニウムを酸化する工程において、酸化温度は０℃以上３００℃が望ましいとしているが、実現手段が開示されていないので、どのようにすればこのような比較的低温での酸化が可能なのか、不明である。特に段落００４４の４行目から７行目における「しかしながら、‥‥酸素濃度分布の均一性が不十分である。」との記載からすれば、当該酸化手法では酸化が不十分である問題が残っている。さらに、本件出願の基礎出願（特願２００３−３４５０１９号、出願日２００３年８月２８日）の出願後に公開された特許文献３に記載の技術では、堆積した金属酸化物中に有機物が不純物として多量に含まれる可能性が高いことから、膜の原子密度を低下させ、膜の誘電率を低下させるという問題が解決されていない。
提案されている金属酸化膜の形成方法においては、シリコン基板上にハフニウムやジルコニウム等の金属原子のみからなる金属膜を形成し、しかる後に、酸素ガス、またはプラズマ状態の酸素ガスを供給して、金属膜を酸化させて、絶縁膜を形成していたので、シリコン酸化膜よりは誘電率の高い絶縁膜の形成が可能になったものの、酸化温度を低めることができず、依然として金属膜の酸化工程において、シリコン基板が酸化されて、シリコン酸化膜とハフニウムやジルコニウム等の酸化膜との２層構造になって、誘電率が低下するという問題が残る。
そこで、本発明は、ハフニウムやジルコニウム等の高誘電材料を用いてゲート絶縁膜を形成する際に、シリコン基板が酸化されて誘電率の低い絶縁層が形成されず、また金属絶縁層に不純物が多量には存在しないゲート絶縁膜を形成できるようにし、それによって半導体素子の性能を向上させることを目的とする。
上記の目的を達成するために、請求項１の発明では、金属原子の酸化物を絶縁物として、任意の材料からなる半導体基板上に形成する絶縁膜形成方法において、
１） 前記金属原子のみを前記任意の半導体基板上に金属膜として形成するステップと、
２） 前記金属膜を加熱するステップと、
３） 前記金属膜に酸素原子あるいは窒素原子を含むガスを供給するステップと、
４） 前記供給されたガスにより、前記任意の半導体基板上に形成された金属膜を酸化あるいは窒化するステップ
とからなる。
また請求項２の発明では、金属原子の酸化物を絶縁物として任意の材料からなる半導体基板上に形成する絶縁膜形成方法において、
１） 前記金属原子のみを前記任意の半導体基板上に金属膜として形成するステップと、
２） 前記金属膜を２５０℃から４５０℃の温度に加熱するステップと、
３） 前記金属膜に不活性ガスと酸素ガスとの混合ガスを気体プラズマ状態として供給するステップと、
４） 該供給された気体プラズマ状態の酸素ガスにより、前記任意の半導体基板上に形成された金属膜を酸化するステップ、
とからなる。
請求項３の発明では、前記不活性ガスが、クリプトンガスまたはキセノンガスであることを特徴とするものである。
このようにすると、まず、金属膜をシリコン基板上に形成することによって、シリコン基板表面を金属膜で覆うことができる。そしてその金属膜を酸化するためにクリプトンガスまたはキセノンガス、と酸素ガスの混合ガスをプラズマ状態にすることにより、金属膜の酸化温度を２５０℃から４５０℃と比較的低温にすることができる。これはクリプトンガスやキセノンガスの存在により、酸素ガスの分子鎖が断ち切られ、上述の温度範囲内で容易に酸素原子の形態となるからである。しかも、シリコン基板は４５０℃の温度では酸化されにくく、かつ金属層に覆われているので、シリコン酸化膜が形成される可能性は極めて低くなり、界面低誘電率層の形成を防止することが可能となる。
また、請求項４の発明では、前記金属膜の材料が高誘電率材料である、ハフニウム、ジルコニウムまたはアルミニウムの酸化物の少なくともいずれか一つを含むことを特徴とする。
このようにすることにより、不純物を含まずかつ誘電率の高い絶縁膜を形成することが可能となる。
また、請求項５の発明では、請求項１に記載の絶縁膜形成方法を用いて製作した電子デバイスを特徴とするものである。
また、請求項６の発明では、請求項２乃至４のいずれか１項に記載の絶縁膜形成方法を用いて製作した電子デバイスを特徴とするものである。
さらに、請求項７記載の発明では、金属原子の酸化物を絶縁物として、半導体基板上に形成する電子デバイス製造装置において、
１） 前記金属原子のみを前記半導体基板上に金属膜として形成する手段と、
２） 前記金属膜を２５０℃から４５０℃の温度に加熱する加熱手段と、
３） 前記金属膜に不活性ガスと酸素ガスとの混合ガスを気体プラズマ状態として供給する手段と、
４） 前記供給された気体プラズマ状態の酸素ガスにより、前記任意の半導体基板上に形成された金属膜を酸化する手段、
とからなる電子デバイス製造装置を特長とするものである。
請求項８の発明では、前記不活性ガスが、クリプトンガスまたはキセノンガスであることを特徴とするものである。
請求項９の発明では、前記絶縁物が、ハフニウム、ジルコニウムまたはアルミニウムの酸化物の少なくともいずれか一つを含むことを特徴とするものである。
請求項１０の発明では、請求項７乃至９のいずれか１項に記載の電子デバイス製造装置を用いて製作した電子デバイスを特徴とするものである。
本発明によれば、不純物を含まずかつ誘電率の高い絶縁膜を形成することが可能となる。
また本発明によれば、高集積化、微細化がされた電子デバイスの提供が可能となる。
さらに本発明によれば、不純物を含まずかつ誘電率の高い絶縁膜を有するとともに、さらに高集積化され微細化された電子デバイスの製造に適した電子デバイス製造装置を提供することができる。
窒化ガリウム膜成膜装置の原理図である。 チタン酸化膜成膜装置の構成図である。 チタン酸化膜、またはハフニウム酸化膜、またはジルコニウム酸化膜、またはアルミニウム酸化膜成膜装置の構成図である。 本発明により形成した酸化ハフニウムの物理膜厚（横軸）と酸化膜換算膜厚（ＥＯＴ）（縦軸）との対応を示す関係図である。 酸化ハフニウムの、印加電圧とリーク電流密度との関係を示す図である。 酸化ハフニウム作成後に、窒素中８５０℃、３０分の高温アニールを施した後の、リーク電流密度の値が不変であったことを示す図である。 本発明により形成した酸化ジルコニウムの物理膜厚（横軸）と、酸化膜換算膜厚（ＥＯＴ）（縦軸）との関係を示す図である。 酸化ジルコニウムの、印加電圧とリーク電流密度との関係を示す図である。
本発明は絶縁膜形成方法に関するものである。以下、図面に基づいて説明する。
本発明に係る絶縁膜形成方法の一実施例について説明する。本実施例に用いた成膜装置の原理図を図１に示す。本実施例では、サファイヤ（Ａｌ２Ｏ３）基板上に窒化ガリウム（ＧａＮ）膜を成膜する方法について説明する。図１において、１０１は真空容器、１０２はガリウム分子線源である。真空容器内に設置されたサファイヤからなる基板１０３が加熱ホルダー１０４に固定されている。また、ガス導入口１０５が真空容器に備え付けられている。
図１の装置において、まずポンプ１００を用いて真空容器１０１の真空度を１×１０−８Ｔｏｒｒ以下に排気する。この真空環境で加熱ホルダー１０４を昇温することでサファイヤ基板１０３を加熱する。基板温度は４０℃とした。ガリウム分子線源１０２からサファイヤ基板に向けてガリウム原料を導入する。金属ガリウムの融点は約３０℃であり、本実施例の基板温度ではガリウムは多数の微細な液滴になっている。ガリウムの供給を止め、加熱ホルダー１０４をさらに昇温した後、ガス導入口１０５よりアンモニア（ＮＨ３）ガスを供給することにより、不純物を含まない窒化ガリウム膜が形成された。
本発明に係る絶縁膜の形成方法の一実施例について、図２を用いて説明する。本実施例に於いては、ガラス基板上に、絶縁物であり光触媒性を有するチタン酸化物を形成する方法について説明する。図２において、２０１は真空容器、２０２は金属チタンのスパッタターゲットであり、スパッタ用のＤＣ電源が接続されている。真空容器内に設置されたガラス基板２０３が基板ホルダー２０４に設置されている。また、スパッタガス導入のためのガス導入口２０５が真空容器２０１に備え付けられている。さらに、真空容器を封止するゲートバルブ２０６を介して、酸化処理を行なう為の真空容器２０７が備え付けられてあり、加熱ホルダー２０８およびガス導入口２０９が真空容器２０７に取り付けられている。
図２の装置において、ポンプ１００を用いて真空容器２０１の真空度を１×１０−５Ｔｏｒｒ以下に排気する。その後、ガス導入口２０５からスパッタガスであるアルゴンを導入する。その際の真空容器２０１の真空度は２×１０−３Ｔｏｒｒであった。スパッタ電力１００ＷのＤＣスパッタによってスパッタターゲット２０２から基板ホルダー２０４に設置されたガラス基板２０３に、金属チタン膜をスパッタ成膜する。成膜された金属チタン膜の膜厚は５０ｎｍであった。
ゲートバルブ２０６を介して、金属チタン膜が堆積されたガラス基板を真空容器２０７内の加熱ホルダー２０８上に移動させる。加熱ホルダー２０８によりガラス基板を加熱し、ガス導入口２０９から酸素ガスを導入し、金属チタンを酸化させることにより、光触媒性を有するチタン酸化物でコーティングされたガラスが作製される。なお、酸素ガスによる酸化に必要な基板温度は、本実施例では約４００℃であった。本実施例では、真空容器２０１と真空容器２０７がゲートバルブ２０６を介して接続されていたが、同等の機能を有するそれぞれ個別の容器で、金属堆積と酸化処理とを分けておこなうことでも作製可能である。
本発明に関わる、チタン酸化物をガラス基板上に形成する方法の一実施例について説明する。なお、本実施例は上記実施例２と比べて、酸化時に必要となる基板温度が低減化されているものである。図３に、本実施例に用いた成膜装置の原理図を示す。図３において、３０１は真空容器、３０２は金属チタンのスパッタターゲットであり、スパッタ用ＤＣ電源が接続されている。真空容器内に設置されたガラス基板３０３が基板ホルダー３０４の上に設置されている。また、スパッタガス導入のためのガス導入口３０５が真空容器３０１に備え付けられている。さらに、真空容器を封止するゲートバルブ３０６を介して、酸化処理を行なう為の真空容器３０７が備え付けられてあり、その真空容器３０７には、加熱ホルダー３０８が取り付けられている。また、この真空容器３０７に酸素ガスがフキシブルチューブ３０９を通じて導入される。ガスは、マイクロ波キャビティ３１０が取り付けられた石英管３１１内でプラズマ状態になる。
図３の真空容器３０１において、ガラス基板上に金属チタン膜をスパッタ成膜する。この金属チタン膜のスパッタ成膜法は、実施例２の真空容器２０１内での処理と同様であり成膜された金属チタン膜の膜厚は５０ｎｍであった。この後、ゲートバルブ３０６を介して、金属チタン膜が堆積されたガラス基板を真空容器３０７内の加熱ホルダー３０８上に移動させる。加熱ホルダー３０８によりガラス基板を加熱した後、フレキシブルチューブ３０９から、酸素ガス（Ｏ２）１００ｓｃｃｍを石英管３１１を通じて真空容器３０７内に導入する。酸素ガス導入によって真空容器３０７内の真空度は１Ｔｏｒｒとなる。
石英管３１１にマイクロ波キャビティ３１０を通じて２．４５ＧＨｚ、１００Ｗのマイクロ波を導入し、酸素ガスをエネルギーの高いプラズマ状態とし、基板上に照射する。基板上に照射された酸素プラズマが、金属チタンを酸化させることにより、光触媒性を有するチタン酸化物でコーティングされたガラスが作製される。なお、酸素プラズマによる金属チタンの酸化に必要な基板温度は、本実施例では約３００℃であった。本実施例では、真空容器３０１と真空容器３０７がゲートバルブ３０６を介して接続されていたが、同等の機能を有するそれぞれ個別の容器で、金属堆積と酸化処理とを分けておこなうことでも作製可能である。
本発明に関わる、チタン酸化物をガラス基板上に形成する方法の一実施例について説明する。なお、本実施例は上記実施例２および３と比べて、酸化時に必要となる基板温度がさらに低減化されているものである。なお、本実施例に用いた成膜装置は、実施例３と同一のものである。
図３の真空容器３０１において、ガラス基板上に金属チタン膜をスパッタ成膜する。この金属チタン膜のスパッタ成膜法は、実施例２の真空容器２０１内での処理と同様であり成膜された金属チタン膜の膜厚は５０ｎｍであった。この後、ゲートバルブ３０６を介して、金属チタン膜が堆積されたガラス基板を真空容器３０７内の加熱ホルダー３０８上に移動させる。加熱ホルダー３０８によりガラス基板を加熱した後、フレキシブルチューブ３０９から、クリプトン（Ｋｒ）＋酸素（Ｏ２）の混合ガスを１００：１の流量比で合計１００ｓｃｃｍになるよう供給し、石英管３１１を通じて真空容器３０７内に導入する。混合ガス導入によって真空容器３０７内の真空度は１Ｔｏｒｒとなる。
石英管３１１にマイクロ波キャビティ３１０を通じて２．４５ＧＨｚ、１００Ｗのマイクロ波を導入し、クリプトンと酸素の混合プラズマを発生させる。プラズマエネルギーの大半をクリプトンが吸収し、その励起エネルギー（９．９２ｅＶ）をプラズマ内での衝突により酸素へ渡すことにより、ほぼすべてが原子状酸素の状態にまで解離され、ガラス上の金属チタンを酸化させる。なお、本実施例における金属チタンの酸化に必要な基板温度は、約２００℃であった。本実施例では、真空容器３０１と真空容器３０７がゲートバルブ３０６を介して接続されていたが、同等の機能を有するそれぞれ個別の容器で、金属堆積と酸化処理とを分けておこなうことでも作製可能である。
本発明に関わる、酸化ハフニウムをシリコン基板上に形成する方法の一実施例について説明する。なお、本実施例に用いた成膜装置は、実施例３における図３と同一のものであるが、金属チタンのスパッタターゲット３０２が金属ハフニウムのスパッタターゲットに、ガラス基板３０３がシリコン基板に、それぞれ置き換えられているものである。
図３の装置において、ポンプ１００を用いて真空容器３０１の真空度を１×１０−７Ｔｏｒｒ以下に排気する。その後、ガス導入口３０５からスパッタガスであるアルゴンを導入する。その際の真空容器３０１の真空度は２×１０−３Ｔｏｒｒであった。ＤＣスパッタによって金属ハフニウムスパッタターゲット３０２から基板ホルダー３０４に設置されたシリコン基板３０３に、金属ハフニウム膜を成膜する。スパッタ電力を３０Ｗにした場合、成膜された金属ハフニウム膜の膜厚は３ｎｍであった。
ゲートバルブ３０６を介して、金属ハフニウム膜が堆積されたシリコン基板を真空容器３０７内の加熱ホルダー３０８上に移動させる。加熱ホルダー３０８によりシリコン基板を加熱した後、フレキシブルチューブ３０９からクリプトン（Ｋｒ）＋酸素（Ｏ２）の混合ガスを１００：１の流量比で合計１００ｓｃｃｍになるよう供給し、石英管３１１を通じて真空容器３０７内に導入する。混合ガス導入によって真空容器３０７内の真空度は１Ｔｏｒｒとなる。尚、クリプトンガスに代えてキセノンガスを用いてもよい。
石英管３１１にマイクロ波キャビティ３１０を通じて２．４５ＧＨｚ、１００Ｗのマイクロ波を導入し、クリプトンと酸素の混合プラズマを発生させる。混合プラズマから得られる原子状酸素がシリコン基板上の金属ハフニウムを酸化させる。なお、本実施例における金属ハフニウムの酸化に必要な基板温度は、約３００℃であり、形成された酸化ハフニウムの物理膜厚は約６ｎｍ、酸化膜換算膜厚（ＥＯＴ）は約１．５ｎｍであり、その結果を図４に示す。またこの場合の、１Ｖにおけるリーク電流密度として、１×１０−８Ａ／ｃｍ２以下の値が得られた例を図５に示す。さらに、酸化ハフニウム作成後に、窒素中８５０℃、３０分の高温アニールを施しても、上記リーク電流密度の値が不変であったことを図６に示す。この結果により、本発明を用いて作成した酸化ハフニウム絶縁膜は、高温耐性があり、次のプロセス、例えば不純物活性化のための高温アニールのプロセスを経ても、絶縁膜の劣化が起きないという特性を有していることがわかる。
本実施例では、真空容器３０１と真空容器３０７がゲートバルブ３０６を介して接続されていたが、同等の機能を有するそれぞれ個別の容器で、金属堆積と酸化処理とを分けておこなうことでも作製可能である。
本発明に関わる、酸化ジルコニウムをシリコン基板上に形成する方法の一実施例について説明する。なお、本実施例に用いた成膜装置は、実施例３における図３と同一のものであるが、金属チタンのスパッタターゲット３０２が金属ジルコニウムのスパッタターゲットに、ガラス基板３０３がシリコン基板に、それぞれ置き換えられているものである。
図３の装置において、ポンプ１００を用いて真空容器３０１の真空度を１×１０−７Ｔｏｒｒ以下に排気する。その後、ガス導入口３０５からスパッタガスであるアルゴンを導入する。その際の真空容器３０１の真空度は２×１０−３Ｔｏｒｒであった。ＤＣスパッタによって金属ジルコニウムスパッタターゲット３０２から基板ホルダー３０４に設置されたシリコン基板３０３に、金属ジルコニウム膜を成膜する。スパッタ電力が５０Ｗの場合、成膜された金属ジルコニウム膜の膜厚は４ｎｍであった。
ゲートバルブ３０６を介して、金属ジルコニウム膜が堆積されたシリコン基板を真空容器３０７内の加熱ホルダー３０８上に移動させる。加熱ホルダー３０８によりシリコン基板を加熱した後、フレキシブルチューブ３０９から、クリプトン（Ｋｒ）＋酸素（Ｏ２）の混合ガスを１００：１の流量比で合計１００ｓｃｃｍになるよう供給し、石英管３１１を通じて真空容器３０７内に導入する。混合ガス導入によって真空容器３０７内の真空度は１Ｔｏｒｒとなる。尚、クリプトンガスに代えて、キセノンガスを用いてもよい。
石英管３１１にマイクロ波キャビティ３１０を通じて２．４５ＧＨｚ、１００Ｗのマイクロ波を導入し、クリプトンと酸素の混合プラズマを発生させる。混合プラズマから得られる原子状酸素がシリコン基板上の金属ジルコニウムを酸化させる。なお、本実施例における金属ジルコニウムの酸化に必要な基板温度は、約４００℃であり、形成された酸化ジルコニウムの物理膜厚は約８ｎｍ、酸化膜換算膜厚（ＥＯＴ）は約２ｎｍであった。その結果を図７に示す。また１Ｖにおけるリーク電流密度として、１×１０−８Ａ／ｃｍ２以下の値が得られた例を図８に示す。本実施例では、真空容器３０１と真空容器３０７がゲートバルブ３０６を介して接続されていたが、同等の機能を有するそれぞれ個別の容器で、金属堆積と酸化処理とを分けておこなうことでも作製可能である。
なお酸化ハフニウム、酸化ジルコニウムをシリコン基板上に形成する方法について、それぞれ説明したが、酸化ハフニウム、酸化ジルコニウム、酸化アルミニウムのそれ等を組み合わせることもできることは勿論である。
本発明に関わる、酸化アルミニウムをシリコン基板上に形成する方法の一実施例について説明する。なお、本実施例に用いた成膜装置は、実施例３における図３と同一のものであるが、金属チタンのスパッタターゲット３０２が金属アルミニウムのスパッタターゲットに、ガラス基板３０３がシリコン基板に、それぞれ置き換えられているものである。
図３の装置において、ポンプ１００を用いて真空容器３０１の真空度を１×１０−７Ｔｏｒｒ以下に排気する。その後、ガス導入口３０５からスパッタガスであるアルゴンを導入する。その際の真空容器３０１の真空度は２×１０−３Ｔｏｒｒであった。ＤＣスパッタによって金属アルミニウムスパッタターゲット３０２から基板ホルダー３０４に設置されたシリコン基板３０３に、金属アルミニウム膜を成膜する。スパッタ電力が３０Ｗの場合、成膜された金属アルミニウム膜の膜厚は２ｎｍであった。
ゲートバルブ３０６を介して、金属アルミニウム膜が堆積されたシリコン基板を真空容器３０７内の加熱ホルダー３０８上に移動させる。加熱ホルダー３０８によりシリコン基板を加熱した後、フレキシブルチューブ３０９から、クリプトン（Ｋｒ）＋酸素（Ｏ２）の混合ガスを１００：１の流量比で合計１００ｓｃｃｍになるよう供給し、石英管３１１を通じて真空容器３０７内に導入する。混合ガス導入によって真空容器３０７内の真空度は１Ｔｏｒｒとなる。
石英管３１１にマイクロ波キャビティ３１０を通じて２．４５ＧＨｚ、１００Ｗのマイクロ波を導入し、クリプトンと酸素との混合プラズマを発生させる。混合プラズマから得られる原子状酸素がシリコン基板上の金属アルミニウムを酸化させる。なお、本実施例における金属アルミニウムの酸化に必要な基板温度は、約４５０℃であり、形成された酸化アルミニウムの物理膜厚は約４ｎｍ、酸化膜換算膜厚（ＥＯＴ）は約２ｎｍであり、１Ｖにおけるリーク電流密度として、１×１０−７Ａ／ｃｍ２以下の値が得られた例もある。本実施例では、真空容器３０１と真空容器３０７がゲートバルブ３０６を介して接続されていたが、同等の機能を有するそれぞれ個別の容器で、金属堆積と酸化処理とを分けておこなうことでも作製可能である。なお、基板温度が約２５０℃においても、同様な効果が得られている。
以上のように、本発明に係わる絶縁膜形成方法により、半導体、特にＭＯＳＦＥＴトランジスターあるいはその集積回路において、極めて優れた絶縁膜を生成することができ、それによって、微細化がされ、集積回路の高集積化された電子デバイス、半導体装置を提供できる。

Claims (10)

  1. 金属原子の酸化物を絶縁物として、任意の材料からなる半導体基板上に形成する絶縁膜形成方法において、
    １） 前記金属原子のみを前記任意の半導体基板上に金属膜として形成するステップと、
    ２） 前記金属膜を加熱するステップと、
    ３） 前記金属膜に酸素原子あるいは窒素原子を含むガスを供給するステップと、
    ４） 前記供給されたガスにより、前記任意の半導体基板上に形成された金属膜を酸化あるいは窒化するステップ
    とからなる絶縁膜形成方法。
  2. 金属原子の酸化物を絶縁物として、任意の材料からなる半導体基板上に形成する絶縁膜形成方法において、
    １） 前記金属原子のみを前記任意の半導体基板上に金属膜として形成するステップと、
    ２） 前記金属膜を２５０℃から４５０℃の温度に加熱するステップと、
    ３） 前記金属膜に不活性ガスと酸素ガスとの混合ガスを気体プラズマ状態として供給するステップと、
    ４） 前記供給された気体プラズマ状態の酸素ガスにより、前記任意の材料からなる半導体基板上に形成された金属膜を酸化するステップ
    とからなる絶縁膜形成方法。
  3. 前記不活性ガスが、クリプトンガスまたはキセノンガスであることを特徴とする請求項２に記載の絶縁膜形成方法。
  4. 前記絶縁物が、ハフニウム、ジルコニウムまたはアルミニウムの酸化物の少なくともいずれか一つを含むことを特徴とする請求項２または３に記載の絶縁膜形成方法。
  5. 請求項１に記載の絶縁膜形成方法を用いて製作した電子デバイス。
  6. 請求項２乃至４のいずれか１項に記載の絶縁膜形成方法を用いて製作した電子デバイス。
  7. 金属原子の酸化物を絶縁物として、任意の材料からなる半導体基板上に形成する電子デバイス製造装置において、
    １） 前記金属原子のみを前記任意の半導体基板上に金属膜として形成する手段と、
    ２） 前記金属膜を２５０℃から４５０℃の温度に加熱する加熱手段と、
    ３） 前記金属膜に不活性ガスと酸素ガスとの混合ガスを気体プラズマ状態として供給する手段と、
    ４） 前記供給された気体プラズマ状態の酸素ガスにより、前記任意の半導体基板上に形成された金属膜を酸化する手段
    とからなる電子デバイス製造装置。
  8. 前記不活性ガスが、クリプトンガスまたはキセノンガスであることを特徴とする請求項７に記載の電子デバイス製造装置。
  9. 前記絶縁物が、ハフニウム、ジルコニウムまたはアルミニウムの酸化物の少なくともいずれか一つを含むことを特徴とする請求項７または８に記載の電子デバイス製造装置。
  10. 請求項７乃至９のいずれか１項に記載の電子デバイス製造装置を用いて製作した電子デバイス。
JP2005513455A 2003-08-28 2004-08-26 絶縁膜形成方法 Pending JPWO2005022624A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003345019 2003-08-28
JP2003345019 2003-08-28
PCT/JP2004/012278 WO2005022624A1 (ja) 2003-08-28 2004-08-26 絶縁膜形成方法

Publications (1)

Publication Number Publication Date
JPWO2005022624A1 true JPWO2005022624A1 (ja) 2007-11-01

Family

ID=34270105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005513455A Pending JPWO2005022624A1 (ja) 2003-08-28 2004-08-26 絶縁膜形成方法

Country Status (2)

Country Link
JP (1) JPWO2005022624A1 (ja)
WO (1) WO2005022624A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2950878B1 (fr) 2009-10-01 2011-10-21 Saint Gobain Procede de depot de couche mince
KR101881729B1 (ko) 2010-04-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막 방법 및 반도체 장치를 제작하기 위한 방법
US10526242B2 (en) 2016-07-11 2020-01-07 Guardian Glass, LLC Coated article supporting titanium-based coating, and method of making the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276330A (ja) * 1985-05-31 1986-12-06 Fujitsu Ltd 被膜形成方法
JPS6224629A (ja) * 1985-07-25 1987-02-02 Agency Of Ind Science & Technol 半導体表面保護膜形成方法
JPH09321060A (ja) * 1996-05-28 1997-12-12 Murata Mfg Co Ltd 電界効果トランジスタとその製造方法
JP2002261097A (ja) * 2000-12-28 2002-09-13 Tadahiro Omi 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
US20030113972A1 (en) * 2001-12-18 2003-06-19 Matsushita Electric Industrial Co., Ltd. Semiconductor device manufacturing method
JP2003179049A (ja) * 2001-12-11 2003-06-27 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276330A (ja) * 1985-05-31 1986-12-06 Fujitsu Ltd 被膜形成方法
JPS6224629A (ja) * 1985-07-25 1987-02-02 Agency Of Ind Science & Technol 半導体表面保護膜形成方法
JPH09321060A (ja) * 1996-05-28 1997-12-12 Murata Mfg Co Ltd 電界効果トランジスタとその製造方法
JP2002261097A (ja) * 2000-12-28 2002-09-13 Tadahiro Omi 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
JP2003179049A (ja) * 2001-12-11 2003-06-27 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置及びその製造方法
US20030113972A1 (en) * 2001-12-18 2003-06-19 Matsushita Electric Industrial Co., Ltd. Semiconductor device manufacturing method

Also Published As

Publication number Publication date
WO2005022624A1 (ja) 2005-03-10

Similar Documents

Publication Publication Date Title
TWI447913B (zh) 具有減少之閘極氧化物洩漏的取代金屬閘極電晶體
KR100980528B1 (ko) 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법
JP2007194582A (ja) 高誘電体薄膜の改質方法及び半導体装置
JP2003531490A (ja) 窒化ケイ素フィルムを形成するための超薄オキシニトリドのｕｖ前処理法
US20050215070A1 (en) Method for forming silicon dioxide film on silicon substrate, method for forming oxide film on semiconductor substrate, and method for producing semiconductor device
JP2005317647A (ja) 半導体装置及びその製造方法
KR19980063822A (ko) 수소원자를 거의 포함하지 않는 절연막의 형성방법
JP2004266075A (ja) 基板処理方法
JP2006128547A (ja) 半導体装置及びその製造方法
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
TWI540642B (zh) 形成含氮氧化物層及含氮高介電常數層的方法
JPWO2005022624A1 (ja) 絶縁膜形成方法
KR100928023B1 (ko) 반도체 소자 및 그 제조방법
JP2008078253A (ja) 半導体装置の製造方法
JP5374748B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP2003031571A (ja) 炭化珪素半導体の酸化膜の形成方法
TWI290744B (en) Method for processing substrate
KR100324822B1 (ko) 반도체소자의 게이트 산화막 제조방법
JP2009152303A (ja) 絶縁膜の形成方法
JPH11283975A (ja) 薄くて均一な酸化物を低い温度で形成する方法
JP2010098045A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100727