JP2010098045A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】高品質のＭＯＳ構造に応用可能な、ＳｉＣ材料の表面にその酸化膜であるＳｉＯ_２膜が形成されてなる半導体装置を製造する方法を提供する。
【解決手段】ＳｉＣ材料の表面にその酸化膜であるＳｉＯ_２膜が形成されてなる半導体装置は、ＳｉＣ材料の表面にソフトブレークダウン特性を示すＳｉＯ_２膜を形成し、得られたＳｉＯ_２膜のソフトブレークダウン特性を改善することにより製造する。具体的には、ＳｉＣからあらかじめ形成した熱酸化膜を、比較的高温で酸化種濃度が低い条件で熱処理した酸化膜、あるいは比較的高温で酸化種濃度の低い条件でＳｉＣ上に形成した酸化膜を、実質的にＳｉＣで酸化が進行しない温度で酸化種濃度の高い条件下で熱処理すればよい。
【選択図】図１Ａ

Description

本発明は、ＳｉＣとその表面上に形成された酸化膜との積層物を基礎とするＭＯＳ構造デバイス等の半導体装置の製造方法に関する。

炭化ケイ素（ＳｉＣ）は、高温、高電圧、高周波数、あるいは高出力対応の電子デバイスのための半導体材料として、良好な電気的特性と物理的特性とを併せもっている。例えば、ＳｉＣは、３．０ｅＶを超えるバンドギャップ、２．８×１０^６ＭＶ／ｃｍの絶縁破壊電界（ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ ｂｒｅａｋｄｏｗｎ）、４．９Ｗ／ｃｍ・Ｋの高い熱伝導率、１０００ｃｍ／ｓの電子ドリフト速度等の基本的な材料物性を有している。このため、シリコン以上に、電子デバイス、特にパワーデバイスへの応用が期待されている。

また、ＳｉＣの電子デバイスへの応用が期待される別の大きな要因は、ＳｉＣが熱酸化により酸化物となるため、シリコンの場合と同じ手法を適用して絶縁膜としての酸化膜を形成できるという点である。このことは、集積回路の基本デバイスでもある金属−酸化物−半導体（ＭＯＳ）デバイス〔ＭＯＳ電界効果トランジスター（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラートランジスター（ＩＧＢＴ）、ＭＯＳ制御によるサイリスター（ＭＣＴ）、および他の関連デバイスを含む〕へのＳｉＣの応用の可能性の存在を指し示すものである。

しかし、ＳｉＣは半導体材料として高い潜在的能力を持った材料ではあるが、期待に反し、ＳｉＣ上の酸化膜は高い界面状態密度（ｉｎｔｅｒｆａｃｅ ｓｔａｔｅ ｄｅｎｓｉｔｉｅｓ）と大きな固定電荷を有することが知られており（特許文献１）、そのことが、ＳｉＣ−ＭＯＳパワーデバイス（ＳｉＣ ＭＯＳ ｐｏｗｅｒ ｄｅｖｉｃｅｓ）やＭＯＳ集積回路を製作する上での最も大きな障害となっていた。このため、ＳｉＣの酸化膜の品質を改善するために、幾つかの手法（特許文献１〜３）が提案されているが、十分な結果が得られないのが現状である。

そこで、ＳｉＣ表面の熱酸化膜厚と固定電荷密度との関係に着目し、熱酸化膜厚の増加に従って固定電荷密度が増加するという知見に基づき、厚みを８〜８０ｎｍと薄くすることにより固定電荷密度を４×１０^１１ｃｍ^−２程度に抑制した初期熱酸化による酸化膜上に窒化アルミナ膜を形成することが提案されている（非特許文献１）。

特表平１１−５０５０７３号公報 特開２００１−２１０６３７号公報 特開２００３−１２４２０８号公報 第５４回応用物理学関係連合講演会、講演予稿集 Ｎｏ．１，ｐ４４３（講演番号２９ａ−Ｎ−５）

しかしながら、非特許文献１の場合、依然として固定電荷密度が１×１０^１１ｃｍ^−２を超えており、高品質のＭＯＳ構造を得るために酸化膜の固定電荷密度を１×１０^１１ｃｍ^−２未満にすることは達成されていない。そればかりか、界面状態密度を５×１０^１０ｃｍ^−２ｅＶ^−１未満にすることも達成されていない。

本発明の目的は、高品質のＭＯＳ構造に応用可能な、ＳｉＣ材料の表面にその酸化膜であるＳｉＯ_２膜が形成されてなる半導体装置を製造する方法を提供することである。

本発明者によれば、ＳｉＣ材料の表面にソフトブレークダウン特性を示すＳｉＯ_２膜を形成し、続いてＳｉＯ_２膜のソフトブレークダウン特性を改善することにより、より具体的には、予めＳｉＣの熱酸化により形成された酸化膜を酸化種濃度が低い条件で熱処理された酸化膜、あるいは酸化種濃度の低い条件でＳｉＣから形成された酸化膜を、実質的にＳｉＣの酸化が進行しないような温度で且つ酸化種濃度の高い条件下で熱処理することにより上述の目的を達成できることを見出し、本発明を完成させるに至った。

即ち、本発明は、ＳｉＣ材料の表面にその酸化膜であるＳｉＯ_２膜が形成されてなる半導体装置の製造方法において、以下の工程（Ａ）及び工程（Ｂ）を有する製造方法を提供する。

工程（Ａ）： ＳｉＣ材料の表面にソフトブレークダウン特性を示すＳｉＯ_２膜を形成する工程； 及び
工程（Ｂ）； ＳｉＯ_２膜のソフトブレークダウン特性を改善する工程。

また、本発明は、具体的な態様として、ＳｉＣ材料の表面にその酸化膜であるＳｉＯ_２膜が形成されてなる半導体装置の製造方法において、以下の工程（ａ）〜工程（ｃ）を有する製造方法を提供する。

工程（ａ）： ＳｉＣ材料を、高酸素分圧下、高温で熱酸化することによりその表面にＳｉＯ_２膜を形成する酸化膜形成工程；
工程（ｂ）： 工程（ａ）の酸化膜形成工程を経たＳｉＣ材料を、低酸素分圧下で高温で熱処理するアニール工程； 及び
工程（ｃ）： 工程（ｂ）の第アニール工程を経たＳｉＣ材料を、高酸素分圧下で低温で熱処理するアニール工程。

更に、本発明は、別の具体的な態様として、ＳｉＣ材料の表面にその酸化膜であるＳｉＯ_２膜が形成されてなる半導体装置の製造方法において、以下の工程（ｄ）及び工程（ｅ）を有する製造方法を提供する。

工程（ｄ）： ＳｉＣ材料を、低酸素分圧下、高温で熱酸化することによりその表面にＳｉＯ_２膜を形成する酸化膜形成工程； 及び
工程（ｅ）： 工程（ｄ）の酸化膜形成工程を経たＳｉＣ材料を、高酸素分圧下で低温で熱処理するアニール工程。

更に、本発明は、上述の製造方法で製造された半導体装置を提供する。

本発明の製造方法においては、ＳｉＣ材料の表面にソフトブレークダウン特性を示すＳｉＯ_２膜を形成し、続いてＳｉＯ_２膜のソフトブレークダウン特性を改善するので、具体的には、予め高温度高酸素分圧下でＳｉＣの熱酸化により形成された酸化膜を高温低酸素分圧下（換言すれば、酸化種濃度が低い条件）で熱処理（アニール）して得た酸化膜、あるいは高温低酸素分圧下（換言すれば酸化種濃度の低い条件）でＳｉＣの熱酸化により形成された酸化膜を、低温高酸素分圧下（換言すれば、実質的にＳｉＣの酸化が進行しないような温度で且つ酸化種濃度の高い条件）で熱処理（アニール）するので、酸化膜における固定電荷密度を１×１０^１１ｃｍ^−２未満とすることができる。また、熱酸化であるためＳｉＣとＳｉＯ_２との間の界面状態密度を５×１０^１０ｃｍ^−２ｅＶ^−１未満とすることができる。よって、ＳｉＣをＭＯＳ構造デバイスに適用することが容易となる。

本発明の、ＳｉＣ材料の表面にその酸化膜であるＳｉＯ_２膜が形成されてなる半導体装置の製造方法は、以下の工程（Ａ）及び工程（Ｂ）を有する。

工程（Ａ）： ＳｉＣ材料の表面にソフトブレークダウン特性を示すＳｉＯ_２膜を形成する工程； 及び
工程（Ｂ）； ＳｉＯ_２膜のソフトブレークダウン特性を改善する工程。

本発明において「ソフトブレークダウン」とは、薄い絶縁膜であるＳｉＯ_２膜に絶縁耐圧以下の電圧を印加し続けることによって、ある時点で絶縁破壊が生じて不連続的に大量の電流が流れ始める（ハードブレークダウン）のではなく、ある時点経過した後に抑制された絶縁破壊が徐々に発生し、それに伴い徐々に電流量が増加しはじめ、その後、不連続的に絶縁破壊が生じ、不連続的に大量の電流が流れ始める現象をいう。

また、ソフトブレークダウン特性の改善とは、ハードブレークダウンするように改善することである。

工程（Ａ）としては、ＳｉＣ材料の表面にソフトブレークダウン特性を示すＳｉＯ_２膜を形成できる種々のＳｉＯ_２形成工程を適用することができる。中でも工程（Ａ）は、以下の工程（ａ）及び工程（ｂ）、又は工程（ｄ）から構成されることが好ましい。

工程（ａ）： ＳｉＣ材料を、高酸素分圧下、高温で熱酸化することによりその表面にＳｉＯ_２膜を形成する酸化膜形成工程； 及び
工程（ｂ）： 工程（ａ）の酸化膜形成工程を経たＳｉＣ材料を、低酸素分圧下で高温で熱処理するアニール工程； 又は
工程（ｄ）： ＳｉＣ材料を、低酸素分圧下、高温で熱酸化することによりその表面にＳｉＯ_２膜を形成する酸化膜形成工程。

また、工程（Ｂ）としては、ＳｉＣ材料上に形成されたソフトブレークダウン特性を示すＳｉＯ_２膜のソフトブレークダウン特性を改善できる種々の工程を適用することができる。中でも工程（Ａ）が工程（ａ）及び工程（ｂ）から構成されている場合には、工程（Ｂ）は以下の工程（ｃ）であることが好ましく、工程（Ａ）が工程（ｄ）から構成されている場合には、工程（Ｂ）は以下の工程（ｅ）であることが好ましい。
工程（ｃ）： 工程（ｂ）のアニール工程を経たＳｉＣ材料を、高酸素分圧下で低温で熱処理するアニール工程；
工程（ｅ）： 工程（ｄ）の酸化膜形成工程を経たＳｉＣ材料を、高酸素分圧下で低温で熱処理するアニール工程。

従って、本発明の半導体装置の製造方法の好ましい態様は、以下の二つの態様が挙げられる。

第１の態様は、ＳｉＣ材料の表面にその酸化膜であるＳｉＯ_２膜が形成されてなる半導体装置の製造方法において、以下の工程（ａ）〜（ｃ）：
工程（ａ）： ＳｉＣ材料を、高酸素分圧下、高温で熱酸化することによりその表面にＳｉＯ_２膜を形成する酸化膜形成工程；
工程（ｂ）： 工程（ａ）の酸化膜形成工程を経たＳｉＣ材料を、低酸素分圧下で高温で熱処理するアニール工程； 及び
工程（ｃ）： 工程（ｂ）のアニール工程を経たＳｉＣ材料を、高酸素分圧下で低温で熱処理するアニール工程
を有する製造方法である。

第２の態様は、ＳｉＣ材料の表面にその酸化膜であるＳｉＯ_２膜が形成されてなる半導体装置の製造方法において、以下の工程（ｄ）及び（ｅ）：
工程（ｄ）： ＳｉＣ材料を、低酸素分圧下、高温で熱酸化することによりその表面にＳｉＯ_２膜を形成する酸化膜形成工程； 及び
工程（ｅ）： 工程（ｄ）の酸化膜形成工程を経たＳｉＣ材料を、高酸素分圧下で低温で熱処理するアニール工程
を有する製造方法である。

まず、本発明の製造方法を説明する上で必要な概念（臨界的な酸素の分圧、上限臨界酸素分圧、下限臨界酸素分圧）について、図１Ａ、図１Ｂを参照しつつ説明し、その後で、本発明を更に具体的に説明する。

図１Ａの（ａ）、（ｂ）および（ｃ）並びに図１Ｂの（ｄ）および（ｅ）において、横軸は時間を表し、縦軸は温度または酸素分圧を示している。また、太い実線は、熱酸化もしくは熱処理（アニール）時の温度、太い破線は、熱酸化もしくは熱処理（アニール）時における酸素分圧（対常圧）を示している。また、二点鎖線の細線で示された２本の線は、臨界的な酸素の分圧を示しており、その上側の二点鎖線が上限臨界酸素分圧とし、下側の二点鎖線が下限臨界酸素分圧を示している。この上限臨界酸素分圧もしくは下限臨界酸素分圧は、以下に説明するように、フィジカルレビューレター、第５８巻、第２２号、ｐｐ２３７９−２３８２（１９８７年）（以下、関連文献１と略称する）に示されたデータから帰納される、酸素の臨界的な分圧である。

＜酸素分圧に関する上限臨界酸素分圧ならびに下限臨界酸素分圧＞
関連文献１では、Ｓｉを１０００℃のドライ酸化で得られた５μｍ厚のＳｉＯ_２を、雰囲気酸素分圧を変えて７５０℃〜９００℃の温度で６０分間アニールし、ＳｉＯ_２のブレークダウン測定をした結果が示されている（関連文献１のＦｉｇ．３）。このＦｉｇ．３を、図２に示す。図２において、横軸は温度の逆数を示し、縦軸は雰囲気酸素の分圧を示している。雰囲気酸素の分圧が、実線の下側になると絶縁膜はソフトブレークダウン特性となることが示されている。また、図２では実線で示されたデータの温度依存性は点線で示されたＳｉＯの平衡圧の温度依存性と同じ活性化エネルギーをもっていることが示されている。

本発明において、上限臨界酸素分圧は、図２における実線で示されるものであり、一方、下限臨界酸素分圧は、破線で示す平衡圧のＳｉＯ（シリコン・モノ・オキサイド）を生じさせるに必要な酸素分圧と考えることができるから、結局、点線で示されたＳｉＯの平衡圧の１／２に相当する。

なお、図２のデータは、７５０℃〜９００℃の温度において取られたデータであるが、さらに高温にあっても同じ活性化エネルギーをもって変化すると考えることができるから、上限臨界酸素分圧Ｐｕ〔Ｔｏｒｒ〕ならびに下限臨界酸素分圧Ｐｌ〔Ｔｏｒｒ〕の温度依存性は、図２の実線および破線から数式化できる。即ち、上限臨界酸素分圧Ｐｕは図２の実線から式（１）のように読み取れる。

また、下限臨界酸素分圧Ｐｌについては、ＳｉＯの平衡蒸気圧Ｐ_ＳｉＯが、図２の破線から式（２ａ）のように読み取れ、また、下限臨界酸素分圧Ｐｌは、式（２ｂ）のようにＳｉＯの平衡蒸気圧Ｐ_ＳｉＯの半分であるから、式（２ｂ）を（２ａ）に代入することにより式（２）の下限臨界酸素分圧Ｐｌが求められる。

上記の式（１）および（２）を、１４００℃以上の高温域までの上限臨界酸素分圧ならびに下限臨界酸素分圧の温度依存性がわかるように図３に示した。

上限臨界酸素分圧の意義は、ＳｉもしくはＳｉＣの熱酸化の際の雰囲気酸素分圧が上限臨界酸素分圧よりも低い場合には、絶縁性の酸化膜がソフトブレークダウン特性を呈する点にある。これは、酸化膜中に酸素欠損が生じるためと考えられる。従って、上限臨界酸素分圧は、酸化膜中に酸素欠損が生じる上限の臨界的な酸素分圧という意味がある。また、下限臨界酸素分圧の意義は、揮発性のＳｉＯの分圧を維持するに必要な酸素分圧という点である。従って、下限臨界酸素分圧は酸化膜の生成が可能な下限の臨界的圧力という意味がある。よって、それよりも酸素分圧が低い場合には、もはや酸化膜の生成が困難となる臨界的な酸素分圧という意味がある。

図３ならびに上限臨界酸素分圧および下限臨界酸素分圧の説明の内容を踏まえて以下に本発明の製造方法を説明する。

なお、本発明の製造方法において、ＳｉＣの熱酸化膜の形成の際、酸化種としてドライ酸素を使用できるが、水蒸気や一酸化窒素を使用してもよい。また、酸化に用いたＳｉＣの結晶系は４Ｈ型で酸化した面はＳｉ面であるが、他の結晶面に対しても同様に適用できる。

また、本発明において、熱酸化による酸化膜形成工程や、アニール工程においては、場合により石英管の軟化温度を超える高温が必要であるところから、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で製作されたＳｉＣ製の反応管を装備した電気炉を用いた。ＣＶＤ法で製作されたＳｉＣ製の反応管を使用することで１４００℃付近までの加熱が可能であり、かつ昇温速度も速めることができ、室温から１４００℃まで４０分で温度上昇可能である。

本発明の製造方法は、図１Ａの態様（前述した第１の態様に対応）および図１Ｂの態様（前述した第２の態様に対応）を含む。まず、図１Ａの態様について説明する。既に説明したように、図中、温度を実線で示し、酸素分圧を太い破線で示し、上限臨界酸素分圧と下限臨界酸素分圧を、二点鎖線で示してある。

図１Ａの態様は、ＳｉＣ材料の表面にその酸化膜であるＳｉＯ_２膜が形成されてなる半導体装置の製造方法であって、以下の工程（ａ）〜（ｃ）を有する。

工程（ａ）
この工程は、図１Ａの（ａ）に示すように、ＳｉＣ材料を、高酸素分圧下、高温で熱酸化することによりその表面にＳｉＯ_２膜を形成する酸化膜形成工程である。即ち、高温（たとえば１３５０℃）で、充分な酸化種（ドライ酸素）がある雰囲気中（高酸素分圧下、たとえば１気圧＝７６０Ｔｏｒｒ）でＳｉＣを酸化する工程である。

この工程において、高温とは１０５０℃以上１４００℃以下である。また、高酸素分圧下は、上限臨界酸素分圧よりも高い酸素分圧のことである。すなわち、この工程は当業者には良く知られたＳｉＣ表面に数十ｎｍの膜厚の酸化膜が半日以内で成長できるものであればよく、特別な条件ではない。

工程（ａ）で形成された熱酸化膜は、その内部にカーボンが残留しており、比較的高い固定電荷密度の膜となる傾向がある。

工程（ｂ）
この工程は、工程（ａ）で形成された熱酸化膜中の残留カーボンを拡散さらには酸化して除去し、酸化膜の固定電荷密度を低減させために、工程（ａ）の酸化膜形成工程を経たＳｉＣ材料を、低酸素分圧下で高温で熱処理するアニール工程である。即ち、図１Ａの（ｂ）に示すように、工程（ａ）で形成された酸化膜を、高温（たとえば１３５０℃）で、充分な酸化種のない雰囲気中（低酸素分圧下、たとえば１０Ｔｏｒｒ）でアニールする工程である。

この工程において、高温とは、数十ｎｍの膜厚の酸化膜が半日以内で成長できる温度であり、好ましくは１０５０℃以上１４００℃以下である。また、低酸素分圧下は、上限臨界酸素分圧と下限臨界酸素分圧との間の酸素分圧である。本工程では上限臨界酸素分圧よりも下限臨界酸素分圧に近い酸素分圧を選択する。試料表面における臨界酸素分圧を定義することは、使用する装置依存性もあり困難であるが、この工程においては工程（ａ）で形成された酸化膜厚の増加がなく、かつ膜厚の減少が５パーセントとなるような条件である。

工程（ｂ）では、工程（ａ）で形成された熱酸化膜中のカーボンが除去されるが、それにより酸化膜中に酸素欠損が生ずる傾向がある。従って、この工程は、ＳｉＯ_２膜がソフトブレークダウン特性を示すように熱処理する工程という意味がある。

工程（ｃ）
この工程は、工程（ｂ）でアニール処理された酸化膜中の酸素欠損を解消し、界面状態密度を低減させるために、工程（ｂ）のアニール工程を経たＳｉＣ材料を、高酸素分圧下で低温で熱処理するアニール工程である。即ち、図１Ａの（ｃ）に示すように、工程（ｂ）を経たＳｉＣ材料を、酸化が進行しない程度の低温（例えば、９５０℃付近）で、充分な酸化種（ドライ酸素）がある雰囲気中（高酸素分圧下、たとえば１気圧＝７６０Ｔｏｒｒ）で、アニールする工程である。

この工程において、低温とは、低温とは半日程度の時間では事実上酸化が進まない温度であり、好ましくは７００℃以上１０５０℃未満である。また、高酸素分圧下は、上限臨界酸素分圧よりも高い酸素分圧のことである。換言すればこの工程においては工程（ｂ）の後での酸化膜厚が、５パーセント以上増大することない条件設定のもとで熱処理することを意味する。

以上の工程（ａ）〜（ｃ）を、図３と以下の式（１）および（２）と関連づけると以下のように表現できる。即ち、工程（ａ）における高酸素分圧が上限臨界酸素分圧Ｐｕより高く、工程（ｂ）における低酸素圧が上限臨界酸素分圧Ｐｕと下限臨界酸素分圧Ｐｌとの間であり、工程（ｃ）における高酸素分圧が上限臨界酸素分圧Ｐｕより高い。

次に、図１Ｂの態様について説明する。この態様は、ＳｉＣ材料の表面にその酸化膜であるＳｉＯ_２膜が形成されてなる半導体装置の製造方法であって、以下の工程（ｄ）および（ｅ）を有する。

工程（ｄ）
この工程は、ＳｉＣを熱酸化して酸化膜を形成する工程であると同時に、酸化膜形成時に残留したカーボンの除去を行い、熱酸化膜中に酸素欠損を生じさせる工程であり、ＳｉＣ材料を、低酸素分圧下、高温で熱酸化することによりその表面にＳｉＯ_２膜を形成する酸化膜形成工程である。即ち、図１Ｂの（ｄ）に示すように、高温（たとえば１３５０℃）で、充分な酸化種（ドライ酸素）のない雰囲気中（低酸素分圧下、たとえば１気圧＝２０Ｔｏｒｒ）でＳｉＣを酸化する工程である。

この工程において、高温とは、数十ｎｍの膜厚の酸化膜が半日以内で成長できる温度であり、好ましくは１０５０℃以上１４００℃以下である。また、低酸素分圧下は、上限臨界酸素分圧と下限臨界酸素分圧との間の酸素分圧である。但し、本工程では、ＳｉＣの酸化膜を形成するために、下限臨界酸素分圧よりも上限臨界酸素分圧に近い酸素分圧を選択することが望まれる。この条件を作るには装置依存性や酸素分圧設定条件依存性もあり、微妙な調整が必要であるが、換言すればソフトブレークダウン特性を示す酸化膜を数十ｎｍ形成できる条件とすればよい。

工程（ｄ）では、形成された熱酸化膜中のカーボンが除去されるが、それにより酸化膜中に酸素欠損が生ずる。従って、この工程は、ＳｉＯ_２膜がソフトブレークダウン特性を示すように熱処理する工程という意味がある。

工程（ｅ）
この工程は、工程（ｄ）で形成された、酸素欠損が存在する熱酸化膜を、その中の酸素欠損を解消し、界面状態密度を低減させるために、高酸素分圧下で低温で熱処理するアニール工程である。即ち、図１Ｂの（ｅ）に示すように、工程（ｄ）を経たＳｉＣ材料を、酸化が進行しない程度の低温（例えば、９５０℃付近）で、充分な酸化種（ドライ酸素）がある雰囲気中（高酸素分圧下、たとえば１気圧＝７６０Ｔｏｒｒ）で、アニールする工程である。

この工程において、低温とは、低温とは半日程度の時間では事実上酸化が進まない温度であり、好ましくは７００℃以上１０５０℃未満である。また、高酸素分圧下は、上限臨界酸素分圧よりも高い酸素分圧のことである。

以上の工程（ｄ）〜（ｅ）を、図３と前出の式（１）および（２）と関連づけると以下のように表現できる。即ち、工程（ｄ）における低酸素分圧が上限臨界酸素分圧Ｐｕと下限臨界酸素分圧Ｐｌとの間であり、工程（ｅ）における高酸素分圧が上限臨界酸素分圧Ｐｕより高い。装置依存性や酸素分圧設定条件の不確定性を考慮して換言すれば工程（ｄ）はソフトブレークダウン特性を示す酸化膜を形成する高温での工程であり、工程（ｅ）は前記ソフトブレークダウン特性を改善する低温での工程ということである。

本発明の製造方法の二つの態様を説明したが、両者の相違を一言で表現すれば、前者（図１Ａに対応）では作成した酸化膜に熱処理で酸素欠損をつくるのに対し、後者（図１Ｂに対応）では酸素欠損がある酸化膜そのものを作るところが相違しているのである。共通するところは酸素欠損がある膜をＳｉＣの酸化が進行しない程度の低温でアニールして酸素欠損を埋める点であると理解できる。また、本発明に従って、ＳｉＣからその熱酸化膜を形成することにより、界面状態密度ならびに固定電荷密度の低い酸化膜形成が可能になる。

本発明の半導体装置の製造方法では、比較的厚い酸化膜（例えば５０ｎｍ厚）を形成することができるが、カーボンを酸化膜から抜くのに有効と考えられる高温低酸素分圧アニール（図１Ａの（ｂ）工程）や高温低酸素分圧酸化（図１Ｂの（ｄ）工程）のプロセスや酸化膜の酸素欠損を埋めるのに有効と考えられる低温酸素供給アニール（図１Ａの（ｃ）工程および図１Ｂの（ｅ）工程）のプロセスを短時間にするためには酸化膜の厚さは薄い方が好ましい。従って、本発明の方法を適用して形成する酸化膜の厚さを２〜３ｎｍにとどめ、他方、ＭＯＳデバイスに必要な酸化膜厚は数１０ｎｍのため、上記２〜３ｎｍ厚の酸化膜の上に、さらに４０ｎｍ程度のＳｉＯ_２などの酸化膜を良く知られた常圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等で積層することが好ましい。ここで、堆積膜としてはアルミナ、ＨｆＯ_２などでもよい。また、堆積法としても常圧ＣＶＤに限る必要はなく、減圧法でもよく、また、絶縁膜を堆積するさまざまな手段であるスパッタ法やプラズマ法などの堆積法を使ってもよい。

以上説明した本発明の製造方法により得られる半導体装置は、ＳｉＣから形成されたＭＯＳ構造を有するものであり、特にＭＯＳパワーデバイスに適したものである。上述したように、この半導体装置のＳｉＯ_２膜の上には堆積法で形成した絶縁膜が形成されていることが好ましい。

以下、本発明を実施例により具体的に説明する。

実施例１（図１Ａの態様）
まず、３片のＳｉＣウエーハを用意し、５％濃度のフッ酸に漬け、水洗した。その後、標準的なＲＣＡクリーンニングを行い、酸化炉に入れた。酸化炉は常圧で酸素ガスを流し、温度は１３５０℃に設定し、熱酸化を１時間行った。その結果、ＳｉＣ表面に厚さ約４５ｎｍのＳｉＯ_２膜が形成された。

熱酸化が完了した１片のＳｉＣウエーハ（試料ａ）のうち、２片を再び、酸化炉中に入れ、酸素ガスの分圧が１０Ｔｏｒｒとなるように調整したアルゴンガス中、１３５０℃で３時間の熱処理（アニール）を行った。この場合、酸化膜の厚さの変化はほとんど観測できなかった。

熱処理後の２片のＳｉＣウエーハのうち１片（試料ｂ）を残してもう１片（試料ｃ）をさらに１気圧の酸素ガス中、９５０℃で１２時間の熱処理（アニール）を行った。最終的に得られた酸化膜の厚さは約４５ｎｍであり、当初の厚さを保っており、目に見えた変化は観測できなかった。

実施例２（図１Ｂの態様）
２片のＳｉＣウエーハを用意し、実施例１と同様の前処理を行い、酸化炉中に入れた。酸化炉には酸素ガスの分圧が５０Ｔｏｒｒとなるように調整したアルゴンガスを流し、１３５０℃で１２時間の酸化処理を行った。得られた酸化膜の膜厚は約４０ｎｍであった。

酸化膜が形成された２片のＳｉＣウエーハのうち１片（試料ｄ）を残し、もう１片（資料ｅ）を実施例１と同様に１気圧の酸素ガス中、９５０℃で２０時間の熱処理（アニール）を行った。この場合にも実施例１と同様に酸化膜の厚さは約４０ｎｍであり、変化は観測されなかった。

＜実施例１および２の評価＞
以上の実施例１およびで得た試料ａ〜試料ｅまでの中で、本発明の方法が適用されて最終的につくられたものは試料ｃ（図１Ａの態様）と試料ｅ（図１Ｂの態様）である。

すべての５種類の試料に対し、金属マスクを用いてＡｌを蒸着し、直径５００μｍの電極を形成し、ＭＯＳ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシターを作製し、常法に従って電流−電圧特性ならびに固定電荷密度を測定した。

（電流−電圧特性）
試料ａに基づくＭＯＳキャパシターにおいては、関連文献１に示されているように、正常なＭＯＳ構造の電流―電圧特性で見られるファウラー−ノルドハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ：ＦＮと略記）トンネリング機構に基づくと考えられる電流の増加が６ＭＶ／ｃｍ付近から始まることが観察された。

それに対し、酸素欠損が生じていると考えられる試料ｂおよび試料ｄに基づくＭＯＳキャパシターでは、ＦＮトンネリングでの電流の増加の手前、２〜３ＭＶ／ｃｍ付近で異常な電流（ソフトブレークダウン）の増加が観測された。

一方、酸素分圧を高めて低温でアニールした試料ｃおよび試料ｅに基づくＭＯＳキャパシターでは再び、６ＭＶ／ｃｍ付近でのＦＮトンネリングでの電流の増加の手前での異常な電流増加は観察されなくなった。

（固定電荷密度）
室温での高周波（１ＭＨｚ）でのキャパシタンス−電圧（Ｃ−Ｖ）の掃引によって測定したフラットバンド電圧（Ｖｆｂ）から酸化物の正味の電荷を算出した。試料ａに基づくＭＯＳキャパシターでは約５×１０^−１２ｃｍ^−２と高い値を示した。しかし、低酸素分圧で処理された後、高酸素分圧下で低温で処理された試料ｃおよび試料ｅに基づくＭＯＳキャパシターにおいては固定電荷密度は０．９〜３×１０^−１１ｃｍ^−２と低い値が得られた。

実施例３
まず、ＳｉＣウエーハを用意し、５％濃度のフッ酸に漬け、水洗した。その後、標準的なＲＣＡクリーンニングを行い、酸化炉に入れた。酸化炉は常圧で酸素ガスを流し、温度は１３５０℃に設定し、熱酸化を４分行った。その結果、ＳｉＣ表面に厚さ約３ｎｍのＳｉＯ_２膜が形成された。

熱酸化が完了したＳｉＣウエーハを再び、酸化炉中に入れ、酸素ガスの分圧が１０Ｔｏｒｒとなるように調整したアルゴンガス中、１３５０℃で３時間の熱処理（アニール）を行った。この場合、酸化膜の厚さの変化はほとんど観測できなかった。

熱処理後のＳｉＣウエーハをさらに１気圧の酸素ガス中、９５０℃で１２時間の熱処理（アニール）を行った。最終的に得られた酸化膜の厚さは約３ｎｍであり、当初の厚さを保っており、目に見えた変化は観測できなかった。

次に、この酸化膜上に、常圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により４０ｎｍ厚のＳｉＯ_２膜を積層した。

得られた絶縁積層膜上に、金属マスクを用いてＡｌを蒸着し、直径５００μｍの電極を形成し、ＭＯＳキャパシターを作製し、常法に従って電流−電圧特性ならびに固定電荷密度を測定したところ、実施例１の場合と同様の良好な結果が得られた。

本発明の半導体装置の製造方法によれば、酸化膜における固定電荷密度を１×１０^１１ｃｍ^−２未満とすることができ、また、ＳｉＣとＳｉＯ_２との間の界面状態密度を５×１０^１０ｃｍ^−２ｅＶ^−１未満とすることができる。よって、本発明の半導体装置の製造方法は、ＳｉＣからＭＯＳ構造デバイスに有用な材料を製造する場合に有用である。

本発明の半導体装置の製造方法の説明図である。 本発明の半導体装置の製造方法の説明図である。 関連文献１が開示するソフトブレークダウンの説明図である。 温度の逆数に対する上限臨界酸素分圧および下限臨界酸素分圧の関係図である。

Claims (10)

1. ＳｉＣ材料の表面にその酸化膜であるＳｉＯ_２膜が形成されてなる半導体装置の製造方法において、以下の工程（Ａ）及び工程（Ｂ）を有する製造方法：
   工程（Ａ）： ＳｉＣ材料の表面にソフトブレークダウン特性を示すＳｉＯ_２膜を形成する工程； 及び
   工程（Ｂ）； ＳｉＯ_２膜のソフトブレークダウン特性を改善する工程。
2. 工程（Ａ）が、以下の工程（ａ）及び工程（ｂ）、又は工程（ｄ）から構成されている請求項１記載の製造方法：
   工程（ａ）： ＳｉＣ材料を、高酸素分圧下、高温で熱酸化することによりその表面にＳｉＯ_２膜を形成する酸化膜形成工程； 及び
   工程（ｂ）： 工程（ａ）の酸化膜形成工程を経たＳｉＣ材料を、低酸素分圧下で高温で熱処理するアニール工程； 又は
   工程（ｄ）： ＳｉＣ材料を、低酸素分圧下、高温で熱酸化することによりその表面にＳｉＯ_２膜を形成する酸化膜形成工程。
3. 工程（Ａ）が工程（ａ）及び工程（ｂ）から構成されている場合に工程（Ｂ）が以下の工程（ｃ）であり、工程（Ａ）が工程（ｄ）から構成されている場合に工程（Ｂ）が以下の工程（ｅ）である請求項２記載の製造方法：
   工程（ｃ）： 工程（ｂ）のアニール工程を経たＳｉＣ材料を、高酸素分圧下で低温で熱処理するアニール工程；
   工程（ｅ）： 工程（ｄ）の酸化膜形成工程を経たＳｉＣ材料を、高酸素分圧下で低温で熱処理するアニール工程。
4. ＳｉＣ材料の表面にその酸化膜であるＳｉＯ_２膜が形成されてなる半導体装置の製造方法において、以下の工程（ａ）〜（ｃ）を有する製造方法：
   工程（ａ）： ＳｉＣ材料を、高酸素分圧下、高温で熱酸化することによりその表面にＳｉＯ_２膜を形成する酸化膜形成工程；
   工程（ｂ）： 工程（ａ）の酸化膜形成工程を経たＳｉＣ材料を、低酸素分圧下で高温で熱処理するアニール工程； 及び
   工程（ｃ）： 工程（ｂ）のアニール工程を経たＳｉＣ材料を、高酸素分圧下で低温で熱処理するアニール工程。
5. 工程（ａ）及び工程（ｂ）における高温が１０５０℃以上１４００℃以下であり、工程（ｃ）における低温が７００℃以上１０５０℃未満である請求項４記載の製造方法。
6. ＳｉＣ材料の表面にその酸化膜であるＳｉＯ_２膜が形成されてなる半導体装置の製造方法において、以下の工程（ｄ）及び（ｅ）を有する製造方法：
   工程（ｄ）： ＳｉＣ材料を、低酸素分圧下、高温で熱酸化することによりその表面にＳｉＯ_２膜を形成する酸化膜形成工程； 及び
   工程（ｅ）： 工程（ｄ）の酸化膜形成工程を経たＳｉＣ材料を、高酸素分圧下で低温で熱処理するアニール工程。
7. 工程（ｄ）における高温が１０５０℃以上１４００℃以下であり、工程（ｅ）における低温が７００℃以上１０５０℃未満である請求項６記載の製造方法。
8. 請求項１〜７のいずれかの製造方法で製造された半導体装置。
9. ＳｉＯ_２膜の上に堆積法で形成した絶縁膜が形成されてなる請求項８記載の半導体装置。
10. ＭＯＳデバイスである請求項１０記載の半導体装置。

Images