JPS5877008A - 速度適応性カ−ド・デ−タ感知兼記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はカード等上に記録嘔れたデータを再生するため
の装置、特に磁気媒体に記録されたデータを手で走査す
る場合及び／もしくは手で通過させる場合に生じる程度
の低速度又は可変速度でデータを再生する装置に関する
。

技術的背景 比較的遅い走査速度及び可変率で電磁気及び光電気トラ
ンスジューサを使用する分野が存在する。

最も一般的な事例は、スーパーマーケットにおける手動
走査、個人別入場許可及び記録シヌテムに昼ける手動通
過において見出される。

本発明に従う装置の１つの周知の応用は、その記録が通
常の磁気トランスジューサ゛によって変換される通常の
磁気条件カード・デコードの分野に存在する。カード・
アクセス（ＣＡ）システムにおいて利用嘔れる基本的カ
ードは米国銀行協会の標である。カードの磁気条片領域
に符号化でれるデータはＦＺＦ法で１Ｃｒｎ当り２９５
ビツトの密度で記録てれる。使用中、電気磁気トランス
ジューサを通過する磁気記録表面が信号を発生する。Ｃ
Ａシステムの如き応用では、端末はユーザによってカー
ドが手動でトランスジューサを横切る様に弓１張る事に
よって動作する装置でるる。この方法に、ｌ：ｔ’ｌに
Ｊ：、）ランスジューサを通過する際の磁気的弄面の速
度は大いに変動する。カードの速度のこの変動ハトラン
スジューサによって出力に極めて変化するデータ率を生
ずる。

実用上の応用では、手動カード読取り動作は毎秒当、ｐ
１０．１６ｃｒｎ乃至３Ｑ、４８ｃｒｎの速度で行われ
る。これ等の変動は単一の読取りサイクルにおいて見出
され、読取シヘッドにおいてデータ率の力１ＰＵにとっ
ては処理が困難であり、高い読取り再試行率もしくは高
い誤９率をもたらし、゛又標準の与えない。

この技術分野では重大な問題が提起てれている。

どれに対して解決策が提案てれているがその多くは比較
的高速の記録再生システムに存在する現象及びこれから
取出されるデータに基づくものであり、それらの全てで
はないにしても多くは種々方策の低速度時の問題を無視
している。すべてではないにしても従来の配列体の多く
は複雑で高価である。

要約 本発明の目的は、すでに間接的に述べられたが明細書の
説明が進むにつれて明らかにされる目的は動作サイクル
の１／２中に走査の手動率に応答して多重セル記憶装置
中に再生されるデータを暮己憶し、動作サイクルの残り
半分中、異なる実質的一定率で記憶装置から利用回路に
デー　タを変換する適応率単−トランスジューサ再生装
置において達成される′、磁気記録媒体を横切る電磁気
トランスジューサによって発生させる信号の振幅は本発
明が目的とする低速度の速度に比例するという事実から
利点が得られる。電圧制御発振器もしくは類似の電位応
答発生回路がトランスジューサの出力に応答してクロッ
ク波形を発生するために用いられ、これによってトラン
スジューサで同時に発生されたデータを多重セル記憶装
置へ導入する。

記憶データを利用回路に転送するためには、以下説明さ
れる如く標準クロック波形が使用てれるか実質上固定率
発生器が使用てれる。

従来技法 本発明に従う回路と共通な特徴を有する電子回路は米国
特許第３５９７７５１号、第５９０２１２９号、第３９
４７６６２号、第４０９６３７８号及び第４１８４ｉ７
９号に見出される。

上些米国特許第５５９７７５１号は一般に背景技法とし
て興味あるもの刀ある。この特許は媒体の移動速度によ
る信号シフト等の問題を取扱うが、比較的高速の範囲比
向けられ、従って本発明に従う装置と理論のみならず構
造が異なる。

上記米国特許第３９０２１２９号は媒体の可変速度走査
に向けられ、装置は復調データを直接読出す。従ってこ
の単−率装置は本発明に従う装置と機能及び構造の両者
において異なる。

同様に、上記米国特許第３９．４７６６２号及び第４０
９６３７８号に見出される原理及び構造は本発明に従う
ものと異なっている。

上記米国特許第４１８４１７９号は低速度の範囲に関し
、本発明に従うものとは異なる２重トランスジューサ単
−率走査装置を使用している。

従って、従来の技術は動作サイクルの半分中に適合され
た率で記録データを再生し、記憶し、動作サイクルの残
りの半分中に記憶装置からより高い予定の実質上一定率
でデータを転送する単一変換器の使用を予期していない
。

本発明の説明 第１図はＦ２Ｆ記録法として周知のパルス率変調２進記
録法で磁気条片もしくは磁気レコード上に６９６ビツ）
　／　ｃｍの率でディジ・タルに記録嘔れたデータを翻
訳するのに使用される代表的トランスジューサの周波数
と共に電圧の変動を表わす応答曲線１・Ｏｐを示したも
のである。本発明に従う整置は点１１０及び１２０間０
応答を使用する様に中心が定められる。この曲線の部分
は鋭く実質上直線の勾配を有する。再生用トランスジュ
ーサを通過する磁気条片カード等の速度は１０．２ｃｒ
ｎ／平均のＦ２Ｆディジタル符号化法の場合には１５０
乃至１２００ヘルツに対応する。第２図に゛示芒れた曲
線２０１及び２０２は本発明の目的とするカード・アク
セス個人口座゛システム等において使用てれる条件の下
に通常の磁気トランスジューサもしくは光学感知器から
出現゛するこの様な信号波形のグラフの理想表示である
。

１図に示・された振幅の変動を示場ず、第１図とは異な
っているが、本発明に従う装置は２つの型のトランスジ
ューサと両立可能であり、１個所の設置個所で何れの型
のトランスジューサでも使用され得、従って与えられた
１つの設置個所で２つの異なるシステムを必要とするこ
とはない事を理解されたい。

第３図は本発明に従う基本的回路配列体の機能図でｄる
。記録されたデータ、例えば電磁気トラン、スジューサ
と共に使用されるＦ２Ｆディジタル磁気条片カードを走
肴するための配列体をなすトランスジューサはインピー
ダンス整合兼増幅及び／もしくは変換回路３１０に導が
れる入力端子３’Ｏ’ＯＫ接続されている。回路３’１
０からの比較的高い出力信号は例えば曲線２０４に示さ
れた単側パルス信号を発生する丸めの変換回路３２０に
印加される。この単側パルスは再生回路３３’ＯＫ印加
される。再生回［３３０の出力はデータ記憶レジヌタ３
４０に印加嘔れる曲線２’０６によ−２て示でれたＦ２
Ｆ信号のための通常の２儀波形である。

動作サイクルの１／２中に記憶てれたデータは通常の如
く、通常のデータ処理システムに接続された出力端子３
５０に送られる。図示されたデータ記憶装置３４０はデ
ィジタル・シフト・レジスタであり得るがこのレジスタ
は本発明と共に使用てれ得る基本的な通常の型の１つに
すぎない。シフト・パルス線５４２は本発明に従い端子
３５０を介してプロセッサに記憶されたデータを送るの
に適切な１つもしくはそれ以上の率及び上述の如くデー
タを記憶するための適応率でシフト・パルス゛を供給す
る様に配列されている。データをデータ処理ユニットに
転送するためには、適切なシフト率のパルス列が処理ユ
ニットから得られ、入力ｉ子５５２に印加される。この
シフト・パルス列はスイッチ３５４を介してＡＮＤゲー
ト回路３５８に印加される。このＡＮＤ−ゲート回路３
５８はフリップフロップ回路５６０からの、出力によっ
て条件付けられる。フリップフロップ回路３６０はゲー
ト回路３５８を条件付けるためのデータ抽出もしくはデ
ータ・シフト・パ、ルスが印加嘔れる各ｍｌにリセット
される。ＡＮＤゲート回路６５８の出力はＯＲゲート回
路３６２を介してデー、夕・シフトレジスタ３４０に通
過される。スイッチ６５４によって、局所シフト・バ化
ス発生器３５６が代シに使用てれ得る。特に中央処理ユ
ニットがカード・データ再生装置からかなシ離れて存在
する場合には、中央処理装置からシフト・パルス列を得
るよりも局所発振器３５６から得た方がはるかに安価で
しばしばはるか・に便利である。

動作サイクルの１／２である感知及び記憶動作中には再
生回路３６０からのデータ出力は可変率のものであり、
シフト・パルス線６４２は実質上この率に等しいパルス
列を有嘔なければならない。

しばしば全波整列器回路′ｃある単側パルス発生器３２
０の出力はフィルタ回路３７０に印加嘔れ、データ率に
比例した直流電圧出力が発生される。

この直流電圧Ｅが（電圧制御発振器（ＶＣＯ）とし苓知
られた）電圧応答発生回路３７２に印加でれ、データ率
に略等しい出力パルス列が発生器れる。このパルス列は
フリップフロソープ回路３６．０の出力に一方の入力が
接続されたＡＮＤゲート、回路３７４に印加される。こ
のフリップフロップ回路３６０の出力はフィルタ回路３
７０の直流電圧出力をフリップフロップ回路３６０のセ
′ット端子。

に印加する事によって適切な出力レベルに保持埒れる。

再びＡＮＤゲート回路３７４の出力！″ｉｏ′Ｒｉｏ′
Ｒゲート回路してデータ・シフト・レジヌタ３４０に向
うシフト・パルス線上に送られる。

従って動作サイクルの１／２である記憶動作中は、シフ
ト・パルス線３４２上のシフト・パルスの率は少なく共
１００ヘルツ乃至１２００ヘルツの範囲である再生回路
６６０の出力のデータ率に実質的に等しくでれる。

第４図は機能を明らかにするために簡略化てれた本発明
に従う回路配列体の異なる直接的実施例の機能図である
。電磁気トランスジューサの出力は入力端子４００に印
加さ云、次いでインピーダンス整合兼増幅回路４１０に
印加嘔れる。回路４１０の出力は単側パルス信号を発生
する回路４２０に印加される。この単側パルス信号は直
接アクセ子記憶装置（’ＤＡＳ−）４４０の入力回路に
転送てれる。この記憶装置の出力、は出力端子４５０に
接続された中央処理ユニッ）（ＣＰＴＪ）に転送される
様になっている。ＤＡＳ　４４０は記憶装置アドレス・
レジ′スタ（Ｓ、ＡＲ）　４４４によってアドレスてれ
、記憶及び出力端子４５０を介してデータ処理ユニツ）
　（’　Ｉ）’Ｐ　Ｕ　）への転送が行われる。

単側パルス発生回路４２０の出力（曲線２０４として示
逼れている）はフィルタ回路４７０に接続てれ、ＤＡＳ
　４４０に接続された記録レベル出力端子を有するフリ
ップフロップ回路４６０のセット端子に接続てれている
。フィルタ回路４７０の出力はＶＣＯ４７２にデータ信
号の振幅及び周波数に比例する直流電圧を提示する。Ｖ
ＣＯ４７２の出力はドラ）ＯＲゲート回路４７４を介し
て５ＡＲ４４４へ通過される。フリップフロップ鼎路４
６０は５ＡＲ４４４の出力からフリップフロップ回路４
６０のリセット端子に達する接続線によってリセットで
れる。フリップフロラフ回−路、４６０の読取り出力端
子は他のＶＣＯ４−５６へ接続てれ、ＶＣＯ４５６の出
力はドツトＯＲゲート回路４７４を介して５ＡＲ４４４
に通過てれる。ｖｃ０４５６Ｈフリップフロップ回路４
６０の出力の読取シ論理レベルに調節でれ、ＤＡＳ４４
０からのデータを出力端子４５０を介して転送するのに
適したパルスを与える。

カード上のデータが再生きれる時は、ＶＣ０４７２の入
力電圧は速度及び周波数に従って、カード速度が大きい
時は、電圧や振幅が大きくなる様に変化する。この電圧
は５ＡＦＥ４４４がインクレメントされる速度を制御す
るためにＶＣＯ４７２の周波数を制御する。５ＡＲ４４
４の出力バスはＤＡＳ４４０のアドレス入力に接続てれ
、ＤＡＳ中の記憶セルはＳＡＲがインクレメントでれる
につれてアドレス嘔れる。これに呼応してデータ（例え
ば、ＦＺＦ形の２進１゛及び２進／）がＤＡＳ４４０へ
の入力上に存在し、このデータが動作サイクル最初の半
分中に記憶される。フィルタ４７０の出力における電圧
とそのＶＣＯ４７２に対する制御との関係カード？速度
に対するトランスジューサの関係によって、各データ・
ピットＬｒ１−買上カードの速度にかかわらず、ＤＡ’
５４４０中に同一の数のセルを占有する。例えば、回路
は１０個のセル中に各ピットを記憶する様に配列てれる
。

次に、もし少なくとも９．１ｏもしくは１１個のセルが
１つの与えられたピットに対して使用されると、全体の
回路は本発明が目的とする型のシステムで通常行われる
如く全ビットもしくは１個のピットを同一の値を有する
ものと解釈する。データ語の前縁はＤＡＳ４４４を感知
及び記憶モードに置く制御素子フリップフロップ４６０
をセットする様に配列嘔れている。

５ＡＲ４４４中の最高位のピットに到達し、制御フリッ
プフロップ回路４６０がリセットでれると、ＤＡＳ４４
０は動作サイクルの第２の半分中。

に続出しモードに置かれ、発振器４５６は５ＡＲ４４４
を再び、ただしＣＰＵ（図示場れず）との両立性を保つ
様に調節はれた固定率でステップする様にゲート・オン
され、データはＤＡＳ４４０から端子４５０を介して転
送嘔れる。−５ＡＲ４４４中の最高位ビットに再び到達
する時、動作サイクルの第２の半分が終、了する。

より複雑な回路が第５図に機能論理形として不埒れてい
る。磁気符号カードは第２−図の曲線２０２に不妊れた
出力を与えるために増幅器５０６の入力回路に至る端子
５０２．５０４に接続てれたトランスジューサ５００を
通過する様に配列てれている。この信号はコン挙ンサ５
１６を介して増幅器回路５１８に印加される。増幅回路
５１８の出力は整流器５２゛０並びに抵抗器５７６及び
コンデンサ５７８より成る結合フィルタ５７０に印カロ
され、カー「°の速度に比例する電圧レベル力ＥＶＣ０
５７２の中心回路の入力に印加式れる。この電圧はｖＣ
Ｏを制御し、ステップ信号を与える。ＶＣＯ５７２はカ
ード速度に直接比例する。

入力増幅器回路５０６の゛出力は又増幅器回路５０８に
印加爆れ、ここでさらに増叫嘔れて２重光学結合器５１
０に印加される。この結合器は全波整流器としての働き
をして、負に進むクロック・る。この配列体は曲線２０
２で不妊ねたアナログ信号を磁気媒体上に符号化された
磁束の変化と一致するディジタル信号に変換する。フリ
ップフロップ回路５６０は各磁束の変化と相補的であり
、曲線２０６で不妊れた急峻な立上り且つ立下り時間を
有する信号を生ずる。

カードはしばしばレコードの始めの端に１０個以上の正
のディジット（クロック）を有する様に　　　・符号化
される。これ等の遷移の最初のものはフリップフロップ
回路５３０を補数化し、単安定フリップフロップ回路５
３２をトリガする。単安定フリップフロップ５６２の出
力は線５４６を介する５ＡＲ５４４の１００Ｄピツトと
ＡＮＤ回路５３４でＡＮＤ嘔れる。Ｓ、ＡＲＨ（１ｏｏ
ｎビット）は１つのユニットであるので、単安定フリッ
プフロップ５３６をＡＮＤ回路５５４を介してトリガす
る。これは短時間クリアＭＡＲ５り６を・為状態にし、
レジスタ５４４を５ＡＲ＝／／／に！ノセットする。Ａ
ＮＤゲート５６４は又ＲＥＣ／ＴＲＡＮＳラッチ５６０
の入力をその立下り縁で条件付け、ラッチ５６０はこの
時ＤＡＳ　５４０をセットして転送モードに置く。

原型である適応率カード・データ感知器及び記憶回路配
列体は第６図の６個のセクション（第６Ａ、６Ｂ、６Ｃ
１６Ｄ、６Ｅ、６重図）に示されている。第６Ａ図にお
いて、電磁気トランスジューサ６００は差動モードに接
続された差動増幅器である入力増幅器回路６０６に導び
かれるアダプタ入力端子６０２及び６０４に接続される
。端子６０２．６０４と増幅器６０６の入力端子間に接
続された抵抗器はインピーダンス整合回路網を形成する
。この回路網は通常の如くトランスジューサ６００と前
置増幅器回路６０６間のインビーダ゛　ンヌ整合を与え
るために整列されている。もし望まれるならば、光学ト
ランスジューサが端子６０２．６０４　ｖｃ接ａされ、
インピーダンス整合回路網は必要と嘔れる特定の回路イ
ンビーダンヌ整合機能のために配列される。前置増幅器
回路６０６の出力（例えば曲線２０１もしくは２０：２
）は信号を１対の光結合器６１０及び６１２によって必
要とてれるレベルと両立可能なレベルにまでもたらす第
２の増幅器回路６０８に印加でれる。これ等の光結合器
は全波復調回路をカす様に接続され、千の出力は第６・
０図に示された如き２進フリツプフロツプ・データ波形
再発生器回路６３０に印加される。このフリップフロッ
プ回路の出力（例えば曲線２０６）は記録−媒体中の各
磁束の変化によって状態を変化しもしくは複数化するト
ラ／７ジユーサ、６００によって感知てれたものを再構
成化したデータ波である。前置増幅器６０６（第６Ａ図
）からの出力は同様に他の演算増幅回路６１８（第６Ｂ
図）に印加され、その出力（例えば曲線２０４）はダイ
オード６２０によって整流きれ、抵抗器６７６及びコン
デンサ６７８より成るフィルタ回路網によって平滑化嘔
れる。整流器の出力は３個の演算増幅器回路６７１．６
７３及び６７５によって形成場れる電圧制御発振器６７
２（第６Ｃ図）に印加される。この回路は整流器６２０
（第６Ｂ図）の出力の整流信号の振幅従ってに正比例関
連を有するパルス周波数を有するパルス波列を発生する
様に配列嘔れている。

フリップフロップ回路６３０（第ｇＣ図）の出力は制御
単安定フリップフロップ回路６５２に印加式れる。この
単安定フリップフロップ回路はＡＮＤグー）６３４（第
６Ｄ図）に印加嘔れる制御Ｗ号を与えるためフリップフ
・ジブ回路６３０の出力波形の立下り遷移に基づいてト
リガされる。

最高位のものを除く任意のアドレスを衣わすＳＡゲート
回路６５４に印加逼れる。このゲート回路６６４の出力
は双安定記憶／読出しラッチ６６０同様に旨−信号は単
安定フリップフ・ツブ回路よって５ＡＲ６４４（第６ｉ
図）をクリア（ＣＬＲ）Ｌ、これを／／／にセットする
。ラッチ６６０のＰ出力Ｉｒｉ’／ｋ　Ｎ　Ｄゲート回
路６７４に印加嘔れ、ここで調節可能な率のパルス列の
形のｖＣＯｌ路２（第６Ｄ図）を介シテ伝搬芒れ、５Ａ
Ｒ６４４（第６Ｅ図）をインクレメントする。

５ＡＲ６４４がインクレメントでれる時ＤＡＳ６４０中
の記憶セルが同様にインクレメントてれ、昇順でフリッ
プフロップ再生回路６３０からのデータが記憶でれる。

この動作は５ＡＲ６４４の線６４６上の最高位ビットに
到達する迄続けられる。

この時、ＶＣＯ６７２Ｆｉ可変率パルス列（例えば、曲
＃ｊ２０８）を発生するのを中止し、ＡＮＤゲート回路
６７４は脱勢埒れ、記憶／読出しラッチ６６０は次いで
読出しモードにセットてれ、ＣＰＵラッチはフリップフ
ロップ回路６８２をセットし、単安定フリップフロップ
回路６５７中において発生されるクロック・パルス列は
ＡＮＤゲート回路６５８に印加され、５ＡＲ６４４が再
びインクレメントされる。現在読出しモードにあるＤＡ
Ｓ６４０Ｈ８ＡＲ６４４と呼応してインクレメントされ
、ＤＡＳ６４０７’）’−Ｃｖ（Ｄデータ１ＡＮＤ回路
６４８によってＣＰＵラッチ６８２からの制御信号とＡ
ＮＤａｈる。この出力は出力ゲート回路６４８において
ＴＴＬ論理レベルで利用可能である。より高い論理レベ
ルの出力は反転回路６５２及び光結合器６５４によって
得られる。回路は必要に応じてこの様な論理レベルの出
方に対して容易に設計てれ得る。この動作は所望の転送
速度及び媒体と一致する様に調節された単安定フリップ
フロップ回路６５７が時間切れとなる迄継続する。

【図面の簡単な説明】

第１図は本発明の理解に徘立つ代表的な電磁気トランス
ジューサの電圧出力と周波数のグラフ表示である。第２
図は本発明の理解に有用な波形のグラフ表示である。第
６図は本発明に従う適応率カード感知器の基本的実施例
の機能図でめる。第４図は本発明に従う適応率カード感
知器の中間的実施例の機能図である。第５図は本発明に
従う適応率カード感知器の高いしベルの実施例の機能図
である。第６図は第６Ａ図、第６！図、第６Ｃ図、第６
Ｄ図、第６Ｅ図及び第６Ｆ図の組合される方法を示した
図である。第６Ａ図乃至第６Ｆ図は第６図の如く組合て
れた時に本発明に従う原型の適応率カード感知器及びデ
ータ記憶回路配列体を示す機能図である。 ６００・・・・ト？ンヌジューサに・接続嘔れる入力端
子、６１０・・・・増幅器及び／もしくは変換回路、６
２０・・・・波形変換回路、３．３０・・１波形再生回
路、６４０・・・・データ記憶レジスタ、３５２・・・
・データ処理ユニットから得られる適切なシフト率バル
ヌ列の入力、６５４・・・・スイッチ、６５６・・・・
局所シフト・パルス発生器、６６０・・・・フリップフ
ロップ回路、６７０・・・・フィルタ、３７２・・・・
電圧応答パルス列発生器、６４２・・・・シフト・パル
ス線。

Claims (1)

1. 【特許請求の範囲】 磁気カード上に記録されたデータを感知するために配列
   逼れた電磁気トランスジューサ及び磁気カード輸送装置
   と、 上記トランスジューサは上記トランスジューサ及び上記
   輸送装置の相対速度に比例して変化する信号を発生する
   様に構成されている事と、上記相対速度に比例する繰返
   し率のタイミング・パルス列を発生するタイミング・ノ
   （ルス列発生回路と、 実質上一定の繰返上率のパルス源と、 上記トランスジューサに結合されたデータ入力端子及び
   記憶された内容を・ビット毎にステップするための制御
   信号端子を有する記、憶回路と、感知された上記データ
   を上記記憶回路に記憶するため上記タイミング・）（ル
   ス列発生回路を上記制御信号端子に接続する動作、及び
   上記記憶回路から記憶されたデータを転送するため上記
   実質上一定の繰返し率のパルス源を上記制御信号端子に
   接続するための動作を選択的に行なう接続回路とより成
   る速度適応性カード・データ感知兼記憶装置。