JPS5875242A - デ−タ処理方式 - Google Patents
デ−タ処理方式Info
- Publication number
- JPS5875242A JPS5875242A JP56173413A JP17341381A JPS5875242A JP S5875242 A JPS5875242 A JP S5875242A JP 56173413 A JP56173413 A JP 56173413A JP 17341381 A JP17341381 A JP 17341381A JP S5875242 A JPS5875242 A JP S5875242A
- Authority
- JP
- Japan
- Prior art keywords
- data
- machine number
- address
- data storage
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q9/00—Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
- H04Q9/14—Calling by using pulses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ処ｆ！ｉＩＩ式に関するものである。
従来９間に散在している機器、計器、検出器などのデー
タを中央で収集したり、中央から各機器等に制御データ
を送ったりして各機器等を中央で一括制薗するシステム
がある。このシステムにおいてけ、中央ｔＪＪ′Ｌｆ＃
室の中央処理装置と、多数の機器等が接続されている複
数の端末器とけ、血接各別に伝送線路で並列に接続され
ていた。そしで中央処理装置の要求がおもろ都度、デー
タを収集に行ったね、制碗データを送ったりしていた。
タを中央で収集したり、中央から各機器等に制御データ
を送ったりして各機器等を中央で一括制薗するシステム
がある。このシステムにおいてけ、中央ｔＪＪ′Ｌｆ＃
室の中央処理装置と、多数の機器等が接続されている複
数の端末器とけ、血接各別に伝送線路で並列に接続され
ていた。そしで中央処理装置の要求がおもろ都度、デー
タを収集に行ったね、制碗データを送ったりしていた。
この種のシステムでは一般的に、中央処理装置伸におい
て管理し易いように各機種に対して番号を付すとともに
一機種の各機器に対して番号を付しておわ、これらの番
号からなる各機器個々に対応した番号を論理機番と呼称
し、でいる、これに対して１機器が接Ｈされる各端末器
の端子番号を物理機番と呼称し、論理機番と物理機番と
を対応づけるために機番変換を行なう必りがある。
て管理し易いように各機種に対して番号を付すとともに
一機種の各機器に対して番号を付しておわ、これらの番
号からなる各機器個々に対応した番号を論理機番と呼称
し、でいる、これに対して１機器が接Ｈされる各端末器
の端子番号を物理機番と呼称し、論理機番と物理機番と
を対応づけるために機番変換を行なう必りがある。
そして上計１従来のデータ伝送方式では、要求されたも
のに対してのみデータの送受を行なうため。
のに対してのみデータの送受を行なうため。
必ず機番を添λてデータを伝送ｌ、〃けｈげならない。
従来の機番変換方式によれば第９図に示しであるように
、中法処理装置内部の処理内部バッファに伝送データ（
Ａ）が論理機番（Ａ、）とともに与えられると５才ず機
番変換部の論理機番テーブルによって当該論理機番（Ａ
）を一つ一つ索引してざがし出し、こわによね対応アド
レス（Ａ３）を知り、−ｓらに物理機番テーブルからこ
の対応アドレス（Ａ、）をざがＢ７出し、これにより物
理機。
、中法処理装置内部の処理内部バッファに伝送データ（
Ａ）が論理機番（Ａ、）とともに与えられると５才ず機
番変換部の論理機番テーブルによって当該論理機番（Ａ
）を一つ一つ索引してざがし出し、こわによね対応アド
レス（Ａ３）を知り、−ｓらに物理機番テーブルからこ
の対応アドレス（Ａ、）をざがＢ７出し、これにより物
理機。
番（Ａ、）を知ね、とこにはじめて物理機番（Ａｓ）と
ともに伝送データ（Ａ）が伝送データバッファに与えら
れ、所定の伝送線ｖ６によって端末器へ伝送されること
になる。逆に機器斤どから収集１．、 ＊データ（Ｂ）
は物理機器（Ｂ＋）とともに端末器から伝送データバッ
ファに供給シれる。
ともに伝送データ（Ａ）が伝送データバッファに与えら
れ、所定の伝送線ｖ６によって端末器へ伝送されること
になる。逆に機器斤どから収集１．、 ＊データ（Ｂ）
は物理機器（Ｂ＋）とともに端末器から伝送データバッ
ファに供給シれる。
そこで中央処理装瞳内において、物理機番（Ｂ１ ）を
一つ一つ索枦して物理機番テーブルから探し出し５．こ
れによって対応アドレス（Ｂ、）を知りざらに論理機番
テーブルからこの対応アドレス（Ｂｓ）を抄し出し、こ
れにより論理機番（Ｂ８ ）を知り、ここにはじめて論
理機番（Ｂｓ＞とともに収集データ（Ｂ）が処理内部バ
ッファへｌａ込１れる。このように従来のシステムでｄ
中央処理装置の要求の都度、上記のような機番変使万式
により論理機番を物理機番へ、捷た物理機番を論理機番
へ変換し７．シかも索引力式によるので１機番変換に時
間がかかり、中法処理装置の処理スピードが低下してい
た。また伝送データごとに物理機番をつけて伝送するの
で伝送側倒が複雑になっていた。シらに機番変換部に大
きな記憶容針を必曹とし、また、配列が不規則なので、
新たな機器の備對つけに際しテーブルに機番を入力する
場合に４１、また設＠ψ所の変史などに伴ない機番を変
更する場合にも甚だ複雑で大＃な手間を必循としていた
などの多くの不都合があった。
一つ一つ索枦して物理機番テーブルから探し出し５．こ
れによって対応アドレス（Ｂ、）を知りざらに論理機番
テーブルからこの対応アドレス（Ｂｓ）を抄し出し、こ
れにより論理機番（Ｂ８ ）を知り、ここにはじめて論
理機番（Ｂｓ＞とともに収集データ（Ｂ）が処理内部バ
ッファへｌａ込１れる。このように従来のシステムでｄ
中央処理装置の要求の都度、上記のような機番変使万式
により論理機番を物理機番へ、捷た物理機番を論理機番
へ変換し７．シかも索引力式によるので１機番変換に時
間がかかり、中法処理装置の処理スピードが低下してい
た。また伝送データごとに物理機番をつけて伝送するの
で伝送側倒が複雑になっていた。シらに機番変換部に大
きな記憶容針を必曹とし、また、配列が不規則なので、
新たな機器の備對つけに際しテーブルに機番を入力する
場合に４１、また設＠ψ所の変史などに伴ない機番を変
更する場合にも甚だ複雑で大＃な手間を必循としていた
などの多くの不都合があった。
本発明はこれらの従来７′ｉ殻における欠点を１余去１
、伝送制御装置および各端末器間においては全てのデー
タを送受するとどもに各データのアドレスを予め決めて
おくように［１，このために機番の変換部を簡略什で衣
、中少朝、埋装瞳の処理スピードが向上ｔ、−ｔかつ経
済的な機番変ｍ７ｉ式を提供するものである。
、伝送制御装置および各端末器間においては全てのデー
タを送受するとどもに各データのアドレスを予め決めて
おくように［１，このために機番の変換部を簡略什で衣
、中少朝、埋装瞳の処理スピードが向上ｔ、−ｔかつ経
済的な機番変ｍ７ｉ式を提供するものである。
本発明の構成、の特徴とするところけ、第１に。
中央処理装置（ＣＰＵ）には伝送制御装置が接続して、
１−、 ｈ 、この伝送制御装置にけ一定瞼１υ）で伝
送される一律什［、たデータ収集によね常に最新の制韻
１データと収集データとを記憶している第２のデータ記
憶部（ＭＦＤＢ）を内軟り、ており、端末器との間で全
データの送受が一定周期で行なわｈることである。さら
に最も％徴とするところけ、伝送側１ｆｌｌ 帽Ｉ Ｋ
は機番の変換部を内部り、ており、こ ５− の機番変換部のアドレスは論理機番に対応しておす、カ
つこのアドレスに社、当該論理機番に関するデータが書
キ込まわるべ＊ＭＦ”ＴＩＢのアドレスが記載づわてい
ることであ乙。換言すると。
１−、 ｈ 、この伝送制御装置にけ一定瞼１υ）で伝
送される一律什［、たデータ収集によね常に最新の制韻
１データと収集データとを記憶している第２のデータ記
憶部（ＭＦＤＢ）を内軟り、ており、端末器との間で全
データの送受が一定周期で行なわｈることである。さら
に最も％徴とするところけ、伝送側１ｆｌｌ 帽Ｉ Ｋ
は機番の変換部を内部り、ており、こ ５− の機番変換部のアドレスは論理機番に対応しておす、カ
つこのアドレスに社、当該論理機番に関するデータが書
キ込まわるべ＊ＭＦ”ＴＩＢのアドレスが記載づわてい
ることであ乙。換言すると。
ＭＦＤＢの各データのアドレスそのものが物理機番に対
応しているのである。
応しているのである。
そこで捷ず全体の構成について述べると、第１図に示す
ように、中央処理装置（ＣＰＵ）１には伝送側（財）装
置２が＋＆紗線路３にて舌続しである、伝送制頽１装置
２には、多数の機器等４が接続線路５で接紗メれている
籾数の端末器（ＬＳ・１゜ＬＳ・２．ＬＳ６３）６・・
・・・・・・・が１ビツトの伝送線路７で直列に接続さ
ね、データのビットシリアル伝送が行われる。なお端末
器は本実施例で示した６個に限られるものでけなく、多
数個の場合にも同様にして直列に接続される。
ように、中央処理装置（ＣＰＵ）１には伝送側（財）装
置２が＋＆紗線路３にて舌続しである、伝送制頽１装置
２には、多数の機器等４が接続線路５で接紗メれている
籾数の端末器（ＬＳ・１゜ＬＳ・２．ＬＳ６３）６・・
・・・・・・・が１ビツトの伝送線路７で直列に接続さ
ね、データのビットシリアル伝送が行われる。なお端末
器は本実施例で示した６個に限られるものでけなく、多
数個の場合にも同様にして直列に接続される。
伝送制呻装＃２け第２図示のように、第２のデータにｒ
： ｊ＠部であるデータ記憶部（ＭＦＤＢ １８を具備
し、ており、処理部Ｃマイクロプルセッサ）９と接続し
である。処理部９に灯中史処ｆ！１！装ｒｉｏｔ （６
− ０ＰＵ１１に対する要求制御インターフェイス部１０が
接ｉ ｔ、てトるとともに、端末器６・・・・・・・・
・に対する伝送制御インターフェイス部１１が接続しで
ある。
： ｊ＠部であるデータ記憶部（ＭＦＤＢ １８を具備
し、ており、処理部Ｃマイクロプルセッサ）９と接続し
である。処理部９に灯中史処ｆ！１！装ｒｉｏｔ （６
− ０ＰＵ１１に対する要求制御インターフェイス部１０が
接ｉ ｔ、てトるとともに、端末器６・・・・・・・・
・に対する伝送制御インターフェイス部１１が接続しで
ある。
各端末器６・・・・・・・・・け第３図示のように、デ
ータＢｒ’憶部（ＬＦＤＢ）１２を具備しておｈＭＬ理
部（マイクロプロセッサ）１３と防砂１．て」するや処
理部１３１／（７は伝送制御インターフェイス部１１と
接続される伝送制御インターフェイス部１４が接続［１
，ブあるとともに、機器摺−に対するフィールドインタ
ーフェイス部１５が接続しである。
ータＢｒ’憶部（ＬＦＤＢ）１２を具備しておｈＭＬ理
部（マイクロプロセッサ）１３と防砂１．て」するや処
理部１３１／（７は伝送制御インターフェイス部１１と
接続される伝送制御インターフェイス部１４が接続［１
，ブあるとともに、機器摺−に対するフィールドインタ
ーフェイス部１５が接続しである。
伝送側（財）装瞳２に内扮のデータ記憶部（ＭＦＤＢ
）８（匂下ＭＦＤＢという）と、各端末器６・・・・・
・・・・に内蔵のデータ記憶部＋ＬＦＤＢ）１２１ＬＬ
Ｊ下ＬＦＤＢという）との構成は第４図示のようである
。すなわちＭＦＤＢＫけオず各端末器＋Ｔ、Ｓ・１〜Ｌ
Ｓ・６）６・・・・・−・・・への制御データ記憶部Ｏ
ＵＴ・ｉ、ＯＵＴ・２″、ＯＵＴ・３が順次設けてあり
、ついで各端末器６・・・・・・・・・からの収集デー
タ記憶部ＩＮ・１．ＩＮ・２．ＩＮ・３が順次設けであ
る。各記憶部内にはいすｈも各端末器に接続しである複
数の機器等にそわぞれ対応［、てアドレスを設足してあ
り、各アドレスに各機器の制（財）データ１ｆＩ：、け
収集データが記憶ζねる。１６け例えばＲＯＭ（Ｉ＋−
ドオンリイメモ１１ ）などによって構成、ざわる機番
の変換部で、中少処ｆ！Ｉ！装置ＣＰＵから指定された
論理機番に対応し、たアドレスに、当該論理機番に対応
した機器のデータが記憶ジわるべきデータ記憶部ＭＦＤ
Ｂのアドレスが記憶されでいるものである。′ｆ′なわ
ち特定の機器の論理機番が指定されると、−ヒ酊ｉ機器
のデータが記憶σｈるべ衣ＭＰＤＢのアドレスか変換部
１６から藺み出され、ＭＦＤＢにアドレス指定が行なわ
れてデータのアクセスが行なわわる。
）８（匂下ＭＦＤＢという）と、各端末器６・・・・・
・・・・に内蔵のデータ記憶部＋ＬＦＤＢ）１２１ＬＬ
Ｊ下ＬＦＤＢという）との構成は第４図示のようである
。すなわちＭＦＤＢＫけオず各端末器＋Ｔ、Ｓ・１〜Ｌ
Ｓ・６）６・・・・・−・・・への制御データ記憶部Ｏ
ＵＴ・ｉ、ＯＵＴ・２″、ＯＵＴ・３が順次設けてあり
、ついで各端末器６・・・・・・・・・からの収集デー
タ記憶部ＩＮ・１．ＩＮ・２．ＩＮ・３が順次設けであ
る。各記憶部内にはいすｈも各端末器に接続しである複
数の機器等にそわぞれ対応［、てアドレスを設足してあ
り、各アドレスに各機器の制（財）データ１ｆＩ：、け
収集データが記憶ζねる。１６け例えばＲＯＭ（Ｉ＋−
ドオンリイメモ１１ ）などによって構成、ざわる機番
の変換部で、中少処ｆ！Ｉ！装置ＣＰＵから指定された
論理機番に対応し、たアドレスに、当該論理機番に対応
した機器のデータが記憶ジわるべきデータ記憶部ＭＦＤ
Ｂのアドレスが記憶されでいるものである。′ｆ′なわ
ち特定の機器の論理機番が指定されると、−ヒ酊ｉ機器
のデータが記憶σｈるべ衣ＭＰＤＢのアドレスか変換部
１６から藺み出され、ＭＦＤＢにアドレス指定が行なわ
れてデータのアクセスが行なわわる。
なお、この機番変換については優に詳述する。
−刀各端末器に内蔵のＬＦ ＤＢげ一例と［て端末器Ｌ
Ｓ・１のＬＦＤＢケ示ｌ、であるが全て同じ構成、′（
ｒ−持っている。すなわちＭＦＤＢの０ｔ７Ｔ・１、Ｏ
ＵＴ・２．ＯＵＴ・３に対応する制御データ記憶部ＯＵ
Ｔ・１またげＯＵＴ・２またけ０ＵＴ−３が設けである
とともに、ＭＰＤＢのＩＮ・１．ＩＮ・２ 、 Ｉ Ｎ
・３に対応−する収集データ記憶部工Ｎ・１またけ工Ｎ
・２寸たけＩＮ・５が設けである１、換言すればＭ１＋
’ＤＤＫは全ての７ｈ末器のＴ、 Ｆ’ Ｄ Ｂを全て
含む内容となっている。
Ｓ・１のＬＦＤＢケ示ｌ、であるが全て同じ構成、′（
ｒ−持っている。すなわちＭＦＤＢの０ｔ７Ｔ・１、Ｏ
ＵＴ・２．ＯＵＴ・３に対応する制御データ記憶部ＯＵ
Ｔ・１またげＯＵＴ・２またけ０ＵＴ−３が設けである
とともに、ＭＰＤＢのＩＮ・１．ＩＮ・２ 、 Ｉ Ｎ
・３に対応−する収集データ記憶部工Ｎ・１またけ工Ｎ
・２寸たけＩＮ・５が設けである１、換言すればＭ１＋
’ＤＤＫは全ての７ｈ末器のＴ、 Ｆ’ Ｄ Ｂを全て
含む内容となっている。
そこで中法側副装置ｓ（ｃ：ｐｕ）ｉからの側倒データ
Ｉｄ Ｍ Ｆ Ｄ Ｂの制句１テータ記憶部ＯＵＴ・１
〜ＯＴＴ Ｔ・３のいずわかの所定のアドレスに書へ込
″＋ｈ、 ｉｆた収集データけＭＦＤＢの収集データ制
憶部工■・１〜ＩＮ・６の所定のアドレスから読み山上
わて中少処俳装＠１へ供給′２ｒねる。さらにＭＦＤＢ
の制御データ記憶部の内容は、伝送線路７で各僻末器へ
伝送されてＬＦＤＢの制御１１データ自Ｃ，憶部へ入れ
られるとともに、各端末器のＬＦＤＢの収集データ記憶
部の内容は、伝送線路７で伝送されてＭＦＤＢの収集デ
ータ記憶部へ入わらねる。
Ｉｄ Ｍ Ｆ Ｄ Ｂの制句１テータ記憶部ＯＵＴ・１
〜ＯＴＴ Ｔ・３のいずわかの所定のアドレスに書へ込
″＋ｈ、 ｉｆた収集データけＭＦＤＢの収集データ制
憶部工■・１〜ＩＮ・６の所定のアドレスから読み山上
わて中少処俳装＠１へ供給′２ｒねる。さらにＭＦＤＢ
の制御データ記憶部の内容は、伝送線路７で各僻末器へ
伝送されてＬＦＤＢの制御１１データ自Ｃ，憶部へ入れ
られるとともに、各端末器のＬＦＤＢの収集データ記憶
部の内容は、伝送線路７で伝送されてＭＦＤＢの収集デ
ータ記憶部へ入わらねる。
そして各ＬＦＤ１３に記憶ざわた制ａ１１テータに基づ
いて対応する機器など４が制狽１づれ、捷た各機器から
接Ｍｗ５で入力するデータは、各ＬＦＤＢの収集データ
記憶部の所定アドレスに書き込まれる、 ９− 鉋、５図において本発明のデータ伝送および帝求処理の
タイミングについて説明する。ここには−例と１２で単
位制間を１秒とした例を示Ｉ、である。
いて対応する機器など４が制狽１づれ、捷た各機器から
接Ｍｗ５で入力するデータは、各ＬＦＤＢの収集データ
記憶部の所定アドレスに書き込まれる、 ９− 鉋、５図において本発明のデータ伝送および帝求処理の
タイミングについて説明する。ここには−例と１２で単
位制間を１秒とした例を示Ｉ、である。
１秒間のうち前半５００ 、” １１秒を伝送時間帯Ｔ
ａとし、１秒間の後半５００９１１秒を安水処理時間帯
Ｔｂとして分割している。すなわち伝送時間帯Ｔａには
、ＭＦＤＢに入ねられている全ての制自１テータが制朝
１データロ（−億部ＯＵＴ・１〜ＯＵＴ・３から順次伝
送線路７にのってビットシリアル伝送さ′ｈ７−１．各
端末器（ＬＳ・１〜ＬＳ・３）６・・・・・・・・・け
捷ず各自宛の制（財）データ１１込んでこれ全各自のＬ
ＦＤＢの制御データ記体剖へ記１′！ｈする。
ａとし、１秒間の後半５００９１１秒を安水処理時間帯
Ｔｂとして分割している。すなわち伝送時間帯Ｔａには
、ＭＦＤＢに入ねられている全ての制自１テータが制朝
１データロ（−億部ＯＵＴ・１〜ＯＵＴ・３から順次伝
送線路７にのってビットシリアル伝送さ′ｈ７−１．各
端末器（ＬＳ・１〜ＬＳ・３）６・・・・・・・・・け
捷ず各自宛の制（財）データ１１込んでこれ全各自のＬ
ＦＤＢの制御データ記体剖へ記１′！ｈする。
ついで各自の収集データを各自の収集データ８己憶部か
ら順次伝送線路７に出−７７Ｌ、てビットシリアル伝送
され、これがＭＦＤＢの収集データ記憶部ＩＮ・１〜工
Ｎ−３へ記憶される。このように伝送時間帯Ｔａには伝
送線路７上ｆ第６図示のようにＯＵＴ・１．ＯＵＴ・２
、ｏＵＴ・３．ＩＮ・１、ＩＮ・２．ＩＮ・６の６フ
レームからなる伝送データ構成でデータが伝送される。
ら順次伝送線路７に出−７７Ｌ、てビットシリアル伝送
され、これがＭＦＤＢの収集データ記憶部ＩＮ・１〜工
Ｎ−３へ記憶される。このように伝送時間帯Ｔａには伝
送線路７上ｆ第６図示のようにＯＵＴ・１．ＯＵＴ・２
、ｏＵＴ・３．ＩＮ・１、ＩＮ・２．ＩＮ・６の６フ
レームからなる伝送データ構成でデータが伝送される。
−１０−
ついで要求処理時間帯ＴｂＫけ、中央処理装置（（！Ｐ
Ｕ １１からの制御データをＭ’ＦＤＢに記憶するとと
もに、要求されｆｌ！集データを中央処理装置１へ供給
する。このと衣供給されるデータは。
Ｕ １１からの制御データをＭ’ＦＤＢに記憶するとと
もに、要求されｆｌ！集データを中央処理装置１へ供給
する。このと衣供給されるデータは。
５００ミ１）秒前に各端末器６・・・・・・・・・から
収集された最新のデータであわ、これがただちに中央処
理装置１に供給シわるものである。′！Ｆたこのと六受
けた制御データは５００ミリ秒掛のつぎの伝送時間帯Ｔ
ａには各端末器６・・・・・・・・・のＬＦＤＢへ伝送
ざ釣る。ちなみに各端末器に１００点の機器が接続され
てお）ｔ、１０個の端末器が伝送線路７に直列に接続さ
れ、 ｆｌｌえげ１機器に入出ア１情報がそれぞわ１点
のψ合、伝送時間帯ＴａＫけＯＵＴ・１〜ＯＴＪ Ｔ・
１０の１０フレームで１０００点の制御データが、さら
にＩＮ・１〜ＩＮ・１０の１０フレームで１０００点の
収集データが伝送されるととに７’ｒるか、十ｄピのよ
うに酢位時間ｆ１秒とした場合の伝送時間帯Ｔａの５０
０ミリ秒で十分に上記データの伝送が可能であるばかね
でなく、なお余裕がある。また１０００点以十の機器の
制御で、ざらに多くのデータ伝送が兵曹な場合には。
収集された最新のデータであわ、これがただちに中央処
理装置１に供給シわるものである。′！Ｆたこのと六受
けた制御データは５００ミリ秒掛のつぎの伝送時間帯Ｔ
ａには各端末器６・・・・・・・・・のＬＦＤＢへ伝送
ざ釣る。ちなみに各端末器に１００点の機器が接続され
てお）ｔ、１０個の端末器が伝送線路７に直列に接続さ
れ、 ｆｌｌえげ１機器に入出ア１情報がそれぞわ１点
のψ合、伝送時間帯ＴａＫけＯＵＴ・１〜ＯＴＪ Ｔ・
１０の１０フレームで１０００点の制御データが、さら
にＩＮ・１〜ＩＮ・１０の１０フレームで１０００点の
収集データが伝送されるととに７’ｒるか、十ｄピのよ
うに酢位時間ｆ１秒とした場合の伝送時間帯Ｔａの５０
０ミリ秒で十分に上記データの伝送が可能であるばかね
でなく、なお余裕がある。また１０００点以十の機器の
制御で、ざらに多くのデータ伝送が兵曹な場合には。
卑位時間を１．５秒とすることも可能であめ、あるいは
伝送用時間帯Ｔａと輩求処理時間帯’ｒｂとの比を適宜
変えることも可能である。
伝送用時間帯Ｔａと輩求処理時間帯’ｒｂとの比を適宜
変えることも可能である。
つぎに第７図を参照し、て、中央処理装置から出ｄｆ′
また割出１データが機器等を制（財）し、それが収集デ
ータと１，７て確認はねるまでを１本発明の動作説明の
一例として述べる、 いま中央処理装置１から端末器６・・・・・・・・・に
接続メれている機器等４に対する制ｍ１１データ０ΦＯ
が。
また割出１データが機器等を制（財）し、それが収集デ
ータと１，７て確認はねるまでを１本発明の動作説明の
一例として述べる、 いま中央処理装置１から端末器６・・・・・・・・・に
接続メれている機器等４に対する制ｍ１１データ０ΦＯ
が。
要求処理時間帯Ｔｔ）−１に架求制（カ１インターフェ
イス部１０を介して人すし、処理部９によｈＭＦＤＢの
ＯＵＴ・１，０ＵＴ−２，ＯＵＴ・３の所定アドレスに
書餐込まｆ′Ｉたとする。この書込みに際【７て機番変
換が行なわれるものであるが。
イス部１０を介して人すし、処理部９によｈＭＦＤＢの
ＯＵＴ・１，０ＵＴ−２，ＯＵＴ・３の所定アドレスに
書餐込まｆ′Ｉたとする。この書込みに際【７て機番変
換が行なわれるものであるが。
これについては後述するや上記制御データけつぎの伝送
時間帯Ｔａ−２に伝送側副インターフェイス部１１から
伝送データとなって出力する。ＬＳ・１け伝送制御イン
ターフェイス部１４にてＯＵＴ・１の割出１データのｆ
ｆ取り込み、処理＆１Ｓ１３によｈＬＰＤＢの所定アド
レスに記憶する。ＯＵＴ・２およびＯＵ Ｔ −５のフ
レームの制（財）データは通禍濾せ：Ａ、、この間はフ
ィールド９インターフエイス１５を介１．２で機器等４
の制ｆＭ１データを出力するとともに収集データを入力
するサンプリングが行われている。ＬＳ・２．ＬＳ・６
も同様にＬ２てそ引ぞれＯＵＴ・２ 、ＯＵＴ・３の制
自１データ０．◎を順次＠ｈ込んで、各ＬＰＤＢに記憶
し、各自のフレーム以外の時は機器等４との１！１でサ
ンプ１）ングが行われている。ＬＳ・１の伝送制御イン
ター７：Ｌ４７．部１４−４ｈＣ−，け、０ＵＴ−３の
フレームが通過したあとＩＮ・１のフレームになったと
衣に。
時間帯Ｔａ−２に伝送側副インターフェイス部１１から
伝送データとなって出力する。ＬＳ・１け伝送制御イン
ターフェイス部１４にてＯＵＴ・１の割出１データのｆ
ｆ取り込み、処理＆１Ｓ１３によｈＬＰＤＢの所定アド
レスに記憶する。ＯＵＴ・２およびＯＵ Ｔ −５のフ
レームの制（財）データは通禍濾せ：Ａ、、この間はフ
ィールド９インターフエイス１５を介１．２で機器等４
の制ｆＭ１データを出力するとともに収集データを入力
するサンプリングが行われている。ＬＳ・２．ＬＳ・６
も同様にＬ２てそ引ぞれＯＵＴ・２ 、ＯＵＴ・３の制
自１データ０．◎を順次＠ｈ込んで、各ＬＰＤＢに記憶
し、各自のフレーム以外の時は機器等４との１！１でサ
ンプ１）ングが行われている。ＬＳ・１の伝送制御イン
ター７：Ｌ４７．部１４−４ｈＣ−，け、０ＵＴ−３の
フレームが通過したあとＩＮ・１のフレームになったと
衣に。
ＬＳ・１のＬＰ’ＤＢから収集データを出力し。
Ｌ８＠２．ＬＳ・３も１１次それぞれ’ＩＮ・２゜ＩＮ
・３のフレームに各自の収集データを出力する。各自の
収集データの０４．ア帝が終了してから会求処押時間帯
ＴＩ）−２の間およびつぎの伝送時間帯’ｆ ａ −３
Ｋおける各自のＯＵＴのフレームまでけ。
・３のフレームに各自の収集データを出力する。各自の
収集データの０４．ア帝が終了してから会求処押時間帯
ＴＩ）−２の間およびつぎの伝送時間帯’ｆ ａ −３
Ｋおける各自のＯＵＴのフレームまでけ。
七ねそれ機器等４との間でサンプリングか行われる、こ
の間に上記制御データ■■０により゛それぞ− １３− れの機器等が制御ｆｉ ｈ 、 ｔｉｒｌ、い収集デー
タのｌ■′ＯＩとなってＬＳＩ・１〜Ｌ１３・３の各Ｔ
、、 Ｆ Ｄ Ｂに記憶メわる。ついで伝送時間帯Ｔａ
−５に上記とｒＩ￥１！！＃にｌ ｆ制ｍｆ−夕１＋Ｅ
ＯＵ Ｔ −１〜ＯＵ Ｔ −５のそれぞれのフレーム
からＬＦＤＢに入力した後。
の間に上記制御データ■■０により゛それぞ− １３− れの機器等が制御ｆｉ ｈ 、 ｔｉｒｌ、い収集デー
タのｌ■′ＯＩとなってＬＳＩ・１〜Ｌ１３・３の各Ｔ
、、 Ｆ Ｄ Ｂに記憶メわる。ついで伝送時間帯Ｔａ
−５に上記とｒＩ￥１！！＃にｌ ｆ制ｍｆ−夕１＋Ｅ
ＯＵ Ｔ −１〜ＯＵ Ｔ −５のそれぞれのフレーム
からＬＦＤＢに入力した後。
Ｌ’ＦＤＢに記憶さ９丁いる収集データがＩＮ・１〜Ｉ
Ｎ・３のそれぞｈのフレームに出力される、このと負に
け上記制御１データの■■の確認となる収集データ■′
■Ｉ◎′が伝送ざｆｑ、、ＭＦＤＢに記憶シｈるやした
がってつぎの要求処理時間帯、Ｔ１ｂ’−−ｓには、中
央処理装置１の要求によりこの収集データ■′■′■′
が中央処理装置に供給され。
Ｎ・３のそれぞｈのフレームに出力される、このと負に
け上記制御１データの■■の確認となる収集データ■′
■Ｉ◎′が伝送ざｆｑ、、ＭＦＤＢに記憶シｈるやした
がってつぎの要求処理時間帯、Ｔ１ｂ’−−ｓには、中
央処理装置１の要求によりこの収集データ■′■′■′
が中央処理装置に供給され。
ζきの制御データ［有］■■の碓鯖がなされる。このよ
うに一つの制御データが出されてそれが確認される捷で
の時間すなわち処理時間は最大３秒以内である。また単
に収集データを求めるのみならば。
うに一つの制御データが出されてそれが確認される捷で
の時間すなわち処理時間は最大３秒以内である。また単
に収集データを求めるのみならば。
当該要求処理時間帯Ｔｂ−１，または遅くともつぎの要
求処理時間帯Ｔｂ−２には最新の当該データを得られる
ので、その場合の処理時間は最大１秒以内である。
求処理時間帯Ｔｂ−２には最新の当該データを得られる
ので、その場合の処理時間は最大１秒以内である。
−１４−
し上述べても女工うに本例ｆは、伝送制？ｆｌｌｌ装置
２と各端末器６・・・・・・との間では全千−夕が一定
の順序でビットシ１）アルに伝送シワ。各テータが予め
定めらねたアドレスに記憶シｈるものである。
２と各端末器６・・・・・・との間では全千−夕が一定
の順序でビットシ１）アルに伝送シワ。各テータが予め
定めらねたアドレスに記憶シｈるものである。
したがってデータ記憶部ＭＦＤＢの各アドレスそのもの
が各機器の物理機番に対応し、このためデータごとに物
理機番をつける必＠Ｉけなく、上記のよらにデータのみ
を一定の順序で伝送−′ｔわばよいのである。セし７で
、このために玉石゛、のように機番変換が簡略什シれる
。
が各機器の物理機番に対応し、このためデータごとに物
理機番をつける必＠Ｉけなく、上記のよらにデータのみ
を一定の順序で伝送−′ｔわばよいのである。セし７で
、このために玉石゛、のように機番変換が簡略什シれる
。
そこで中央処理４？＝＠１内の処理内部バッファ１７か
ら制（財）データが、論理機番とともに伝送処理袋Ｆ＃
２へ与えられる場合を第８図で説明する。先に述べたよ
うに伝送制能１装＠２にけ機番の変換部１６を具備して
いる。本例では論理機番は機種を示す２桁の数字と１機
器を示す２桁の数字との４桁の数字番号００００〜９９
９９ｆ用いるものとする。本発明においては変換部１６
のアト３レスとして論理機番そのもののコードを用い、
当該アドレスにけ、当該論理機番に対応する機器等のデ
ータが賽衣込捷れるデータ記憶部ＭＦＤＢのアドレスを
対応アドレスとして予め記＋１せである。したがってた
とえば処理内容バッファ１７に論理機番０１υ０に対す
る制御データ１０）が与に、らｈると、変換部１６のア
ドレス０１００から対応アドレスａ ｍ −１がただち
に判明し、現埴データ記憶部ＭＦＤＢ８のアドレスａ
ｍ −１に、制（財）データＩＣ）が蓼六込まわる。捷
に論理機番０００１に如する制御データ（Ｄ）が与えら
れたとＡも。
ら制（財）データが、論理機番とともに伝送処理袋Ｆ＃
２へ与えられる場合を第８図で説明する。先に述べたよ
うに伝送制能１装＠２にけ機番の変換部１６を具備して
いる。本例では論理機番は機種を示す２桁の数字と１機
器を示す２桁の数字との４桁の数字番号００００〜９９
９９ｆ用いるものとする。本発明においては変換部１６
のアト３レスとして論理機番そのもののコードを用い、
当該アドレスにけ、当該論理機番に対応する機器等のデ
ータが賽衣込捷れるデータ記憶部ＭＦＤＢのアドレスを
対応アドレスとして予め記＋１せである。したがってた
とえば処理内容バッファ１７に論理機番０１υ０に対す
る制御データ１０）が与に、らｈると、変換部１６のア
ドレス０１００から対応アドレスａ ｍ −１がただち
に判明し、現埴データ記憶部ＭＦＤＢ８のアドレスａ
ｍ −１に、制（財）データＩＣ）が蓼六込まわる。捷
に論理機番０００１に如する制御データ（Ｄ）が与えら
れたとＡも。
回様に変換部１６のアドレス０口０１から対応アドレス
ａｍ＋、１が判明し、ＭＰＤＢのアドレスａｍ＋１にチ
ーｊＣＤ）が誓き込まれる。このように従来のように論
理機番を索引により探す心安がな（、論理機番によって
’＋Ｍ接対応アドレスが判明する。また変換部の記憶容
量が小情〈てすみ。
ａｍ＋、１が判明し、ＭＰＤＢのアドレスａｍ＋１にチ
ーｊＣＤ）が誓き込まれる。このように従来のように論
理機番を索引により探す心安がな（、論理機番によって
’＋Ｍ接対応アドレスが判明する。また変換部の記憶容
量が小情〈てすみ。
配列も論俳機番顯で簡単である７このためにたとえば耕
しい機器等の配備の場合にその対応アドレスを変換部に
のせるにけ、その機器等に付せられた論理機番に等しい
変換部のアドレスに、対応アドレスを書き込めばよい。
しい機器等の配備の場合にその対応アドレスを変換部に
のせるにけ、その機器等に付せられた論理機番に等しい
変換部のアドレスに、対応アドレスを書き込めばよい。
なお士紀の実栴例でけデータ伝送力式としてビットシリ
アルに伝送する例を挙げたがこれに限るものでＩ／ｊな
く、伝送側副装置と各端末器との間でのデータの送受が
全イのデータに対【て行なわわるもので、１．かも伝送
制仙装瞳および各端末器内において各データが記憶′さ
れるアドレスが予め定められているものであわばどのよ
うな伝≠方式にも適用でちる。
アルに伝送する例を挙げたがこれに限るものでＩ／ｊな
く、伝送側副装置と各端末器との間でのデータの送受が
全イのデータに対【て行なわわるもので、１．かも伝送
制仙装瞳および各端末器内において各データが記憶′さ
れるアドレスが予め定められているものであわばどのよ
うな伝≠方式にも適用でちる。
このように本発明によれば、多数の機器、計器。
検出器などが接続しである端末器と伝送制御装置間では
全てのデータが送受はわしかも各データが書も込まれる
アドレスが予め決められているので。
全てのデータが送受はわしかも各データが書も込まれる
アドレスが予め決められているので。
データごとに物理機番を付することを心安とせず。
機番変換の煩雑な仕事が不曹で、伝送側１ｉｌｉ＋が簡
単で、経済的である。また変換部の論理機番に対応した
アドレスに第２のデータ記憶部の対応アドレスが俳キ込
−ｔｈでいるので、ｉＮ′Ｐ、データを宥み書きでを、
中央処理装置の処理ヌピードが向上する。
単で、経済的である。また変換部の論理機番に対応した
アドレスに第２のデータ記憶部の対応アドレスが俳キ込
−ｔｈでいるので、ｉＮ′Ｐ、データを宥み書きでを、
中央処理装置の処理ヌピードが向上する。
メらに変換部の記憶容量が小シ〈てすみ、配列も簡単で
あるので５人力する場合も、管理する場合−１７一 本容易であ乙。
あるので５人力する場合も、管理する場合−１７一 本容易であ乙。
第１図〜蝕８図は本発明の一実施例を示すもので、炉１
図は全体の構成を示すブロックダイヤグラム、第２図は
伝送側脚装置の内部構成を示すブロックダイヤグラム、
第３図は端末器の内部構成を示すブロックダイヤグラム
、笛４図は伝送側脚装置および端末器の主要部の構ｉ、
を示Ｌ７たブロック図、第５図はデータ伝送および曹求
処理のタイミングを示［た説明図、第６図り伝送データ
の構成を示した説明図％第７回灯データの加れを示した
ｉ５？、明図、ｖ、８関は本発明の機番変換を説明する
ためのブロックダイヤグラム、第９図は従来の機番変換
を説明するためのブロックダイヤグラムである、 １・・・・・・中央処理装置（ＣＰＵ）２・・・・・・
伝送制御装置 ３・・・・・・接続線 ６・・・・・・端末器ＬＳ・１．Ｌ８・２．Ｌ８・５−
１８− ８１、−、、第２のデータ配憶部（ＭＰＤＢ ）１２・
・・・・・第１のデータ配憶部（ＬＦＤＢ ）１７・・
・・・・変換部 ０ＵＴ−１，０ＵＴ−２，０ＵＴ−３ ・・・・・・制御データ記憶部 Ｉ Ｎ ・ １ 、 Ｉ Ｎ ・ ２
、 Ｉ Ｎ ・ ３・・・・・・収集デー
タ記憶部 捜上 特許出願人 株式会社 精 工 舎 イで 理 人 弁理士 最 上 務−１９− ／２ −１＜紗） 第６図 イ云送テ゛−タ構、＝１
図は全体の構成を示すブロックダイヤグラム、第２図は
伝送側脚装置の内部構成を示すブロックダイヤグラム、
第３図は端末器の内部構成を示すブロックダイヤグラム
、笛４図は伝送側脚装置および端末器の主要部の構ｉ、
を示Ｌ７たブロック図、第５図はデータ伝送および曹求
処理のタイミングを示［た説明図、第６図り伝送データ
の構成を示した説明図％第７回灯データの加れを示した
ｉ５？、明図、ｖ、８関は本発明の機番変換を説明する
ためのブロックダイヤグラム、第９図は従来の機番変換
を説明するためのブロックダイヤグラムである、 １・・・・・・中央処理装置（ＣＰＵ）２・・・・・・
伝送制御装置 ３・・・・・・接続線 ６・・・・・・端末器ＬＳ・１．Ｌ８・２．Ｌ８・５−
１８− ８１、−、、第２のデータ配憶部（ＭＰＤＢ ）１２・
・・・・・第１のデータ配憶部（ＬＦＤＢ ）１７・・
・・・・変換部 ０ＵＴ−１，０ＵＴ−２，０ＵＴ−３ ・・・・・・制御データ記憶部 Ｉ Ｎ ・ １ 、 Ｉ Ｎ ・ ２
、 Ｉ Ｎ ・ ３・・・・・・収集デー
タ記憶部 捜上 特許出願人 株式会社 精 工 舎 イで 理 人 弁理士 最 上 務−１９− ／２ −１＜紗） 第６図 イ云送テ゛−タ構、＝１
Claims (1)
- 【特許請求の範囲】 中央処理装置に接続している伝送制御ｌｌ装置に。 複数の端末器を接続してあり。 各端末器には、中央処理装置からの制御データおよび端
末器に接続された機器等からの収集データを予め設定ｔ
またアドレスに記憶する第１のデータ記憶部を設けてあ
わ。 上記伝達制御装置にけ、上記各年１のデータ記憶部の全
ての内容を予め設定したアドレスに記憶可断な第２のデ
ータ記憶部と、各機器等が接続されるト記各端末器の端
子番号である物理機番と上記中央処理装置において上記
各端末器等ｆ表す番号である論理機番とを対応させるた
めの機番変換を行なう変櫓部とを股はであわ。 上記伝送制御ｌｌ装置と上記各端末器との間では。 記憶された全データについて送受が行なわれるものであ
り。 上記変換部には、論理機番に対応したアドレスに、当該
論理機番に関するデータが書き込まｈるべち第２のデー
タ記憶部のアドレスが配憶これているものである ことを特徴とするデータ処理力式、
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56173413A JPS5875242A (ja) | 1981-10-29 | 1981-10-29 | デ−タ処理方式 |
| GB08230490A GB2111735B (en) | 1981-10-29 | 1982-10-26 | Data transmission and processing systems |
| SG24887A SG24887G (en) | 1981-10-29 | 1987-03-10 | Improvements in or relating ro data transmission and proccessing systems |
| HK100687A HK100687A (en) | 1981-10-29 | 1987-12-31 | Improvements in or relating to data transmission and processing systems |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56173413A JPS5875242A (ja) | 1981-10-29 | 1981-10-29 | デ−タ処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5875242A true JPS5875242A (ja) | 1983-05-06 |
Family
ID=15959968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56173413A Pending JPS5875242A (ja) | 1981-10-29 | 1981-10-29 | デ−タ処理方式 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS5875242A (ja) |
| GB (1) | GB2111735B (ja) |
| HK (1) | HK100687A (ja) |
| SG (1) | SG24887G (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6021470A (ja) * | 1983-07-15 | 1985-02-02 | Fujitsu Ltd | パタ−ンデ−タ転送方式 |
| JPS6084045A (ja) * | 1983-10-14 | 1985-05-13 | Oval Eng Co Ltd | 光通信式デ−タ収集システム |
| JPH02262835A (ja) * | 1989-03-31 | 1990-10-25 | Meidensha Corp | 環線系統保護継電装置 |
| JPH04225646A (ja) * | 1990-12-27 | 1992-08-14 | Komatsu Ltd | 直列制御装置のノ−ドアドレス割付制御装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE158119T1 (de) * | 1992-09-14 | 1997-09-15 | Landis & Gyr Tech Innovat | Rundsteuerverfahren und rundsteuerempfänger zur ausführung des rundsteuerverfahrens |
| DE19782267T1 (de) * | 1997-04-14 | 2000-06-21 | Mitsubishi Electric Corp | Verfahren und Vorrichtung zum Verarbeiten von Daten und Datenverarbeitungssystem |
-
1981
- 1981-10-29 JP JP56173413A patent/JPS5875242A/ja active Pending
-
1982
- 1982-10-26 GB GB08230490A patent/GB2111735B/en not_active Expired
-
1987
- 1987-03-10 SG SG24887A patent/SG24887G/en unknown
- 1987-12-31 HK HK100687A patent/HK100687A/xx unknown
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6021470A (ja) * | 1983-07-15 | 1985-02-02 | Fujitsu Ltd | パタ−ンデ−タ転送方式 |
| JPH0544628B2 (ja) * | 1983-07-15 | 1993-07-06 | Fujitsu Ltd | |
| JPS6084045A (ja) * | 1983-10-14 | 1985-05-13 | Oval Eng Co Ltd | 光通信式デ−タ収集システム |
| JPH02262835A (ja) * | 1989-03-31 | 1990-10-25 | Meidensha Corp | 環線系統保護継電装置 |
| JPH04225646A (ja) * | 1990-12-27 | 1992-08-14 | Komatsu Ltd | 直列制御装置のノ−ドアドレス割付制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2111735B (en) | 1985-04-03 |
| GB2111735A (en) | 1983-07-06 |
| HK100687A (en) | 1988-01-08 |
| SG24887G (en) | 1987-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542477A (en) | Information retrieval device | |
| JPH03152787A (ja) | デジタル音楽情報の伝送記憶装置 | |
| JPH0245856A (ja) | 中央相互接続部を有する情報処理システム | |
| TW380221B (en) | Memory system and semiconductor memory device used in the memory system | |
| JPS5875242A (ja) | デ−タ処理方式 | |
| US4390945A (en) | Self-managing variable field storage station employing a cursor for handling nested data structures | |
| JP3092116B2 (ja) | プログラム変更方式 | |
| JPH0564385B2 (ja) | ||
| JPH02140892A (ja) | Ｉｃカードシステム | |
| JPH01233682A (ja) | Ｉｃカードのリード方式 | |
| JPS62254249A (ja) | カード記憶容量読取り方式 | |
| Mueller | ICGS system: system tables manual | |
| JPS5994127A (ja) | バツフア制御装置 | |
| JP2580382B2 (ja) | 入出力命令の高速化方式 | |
| JPS6349951A (ja) | デ−タフアイル装置 | |
| JPS62151923A (ja) | デ−タバンク装置 | |
| JPS60196878A (ja) | 検索装置 | |
| KR910003497A (ko) | 내부 버스라인 수를 줄인 데이타 처리장치 | |
| JPH02194462A (ja) | タイムシェアリングシステムにおけるコマンドプロシジャファイル自動検索方式 | |
| JPH0230249A (ja) | ビットストリーム処理装置 | |
| JPH05113938A (ja) | データ収集装置 | |
| JPH02128294A (ja) | Ｉｃカード | |
| JPS5824955A (ja) | デ−タ管理装置 | |
| JPH02306725A (ja) | コード変換方法及びその装置 | |
| JPS5936833A (ja) | デ−タ処理装置 |