JPS5875242A - デ−タ処理方式 - Google Patents

デ−タ処理方式

Info

Publication number
JPS5875242A
JPS5875242A JP56173413A JP17341381A JPS5875242A JP S5875242 A JPS5875242 A JP S5875242A JP 56173413 A JP56173413 A JP 56173413A JP 17341381 A JP17341381 A JP 17341381A JP S5875242 A JPS5875242 A JP S5875242A
Authority
JP
Japan
Prior art keywords
data
machine number
address
data storage
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56173413A
Other languages
English (en)
Inventor
Shoichi Ishibiya
石火矢 尚一
Minoru Oota
実 太田
Masayuki Tokita
時田 昌幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seikosha KK
Original Assignee
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seikosha KK filed Critical Seikosha KK
Priority to JP56173413A priority Critical patent/JPS5875242A/ja
Priority to GB08230490A priority patent/GB2111735B/en
Publication of JPS5875242A publication Critical patent/JPS5875242A/ja
Priority to SG24887A priority patent/SG24887G/en
Priority to HK100687A priority patent/HK100687A/xx
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q9/00Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
    • H04Q9/14Calling by using pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Small-Scale Networks (AREA)
  • Selective Calling Equipment (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータ処f!iII式に関するものである。
従来9間に散在している機器、計器、検出器などのデー
タを中央で収集したり、中央から各機器等に制御データ
を送ったりして各機器等を中央で一括制薗するシステム
がある。このシステムにおいてけ、中央tJJ′Lf#
室の中央処理装置と、多数の機器等が接続されている複
数の端末器とけ、血接各別に伝送線路で並列に接続され
ていた。そしで中央処理装置の要求がおもろ都度、デー
タを収集に行ったね、制碗データを送ったりしていた。
この種のシステムでは一般的に、中央処理装置伸におい
て管理し易いように各機種に対して番号を付すとともに
一機種の各機器に対して番号を付しておわ、これらの番
号からなる各機器個々に対応した番号を論理機番と呼称
し、でいる、これに対して1機器が接Hされる各端末器
の端子番号を物理機番と呼称し、論理機番と物理機番と
を対応づけるために機番変換を行なう必りがある。
そして上計1従来のデータ伝送方式では、要求されたも
のに対してのみデータの送受を行なうため。
必ず機番を添λてデータを伝送l、〃けhげならない。
従来の機番変換方式によれば第9図に示しであるように
、中法処理装置内部の処理内部バッファに伝送データ(
A)が論理機番(A、)とともに与えられると5才ず機
番変換部の論理機番テーブルによって当該論理機番(A
)を一つ一つ索引してざがし出し、こわによね対応アド
レス(A3)を知り、−sらに物理機番テーブルからこ
の対応アドレス(A、)をざがB7出し、これにより物
理機。
番(A、)を知ね、とこにはじめて物理機番(As)と
ともに伝送データ(A)が伝送データバッファに与えら
れ、所定の伝送線v6によって端末器へ伝送されること
になる。逆に機器斤どから収集1.、 *データ(B)
は物理機器(B+)とともに端末器から伝送データバッ
ファに供給シれる。
そこで中央処理装瞳内において、物理機番(B1 )を
一つ一つ索枦して物理機番テーブルから探し出し5.こ
れによって対応アドレス(B、)を知りざらに論理機番
テーブルからこの対応アドレス(Bs)を抄し出し、こ
れにより論理機番(B8 )を知り、ここにはじめて論
理機番(Bs>とともに収集データ(B)が処理内部バ
ッファへla込1れる。このように従来のシステムでd
中央処理装置の要求の都度、上記のような機番変使万式
により論理機番を物理機番へ、捷た物理機番を論理機番
へ変換し7.シかも索引力式によるので1機番変換に時
間がかかり、中法処理装置の処理スピードが低下してい
た。また伝送データごとに物理機番をつけて伝送するの
で伝送側倒が複雑になっていた。シらに機番変換部に大
きな記憶容針を必曹とし、また、配列が不規則なので、
新たな機器の備對つけに際しテーブルに機番を入力する
場合に41、また設@ψ所の変史などに伴ない機番を変
更する場合にも甚だ複雑で大#な手間を必循としていた
などの多くの不都合があった。
本発明はこれらの従来7′i殻における欠点を1余去1
、伝送制御装置および各端末器間においては全てのデー
タを送受するとどもに各データのアドレスを予め決めて
おくように[1,このために機番の変換部を簡略什で衣
、中少朝、埋装瞳の処理スピードが向上t、−tかつ経
済的な機番変m7i式を提供するものである。
本発明の構成、の特徴とするところけ、第1に。
中央処理装置(CPU)には伝送制御装置が接続して、
1−、 h 、この伝送制御装置にけ一定瞼1υ)で伝
送される一律什[、たデータ収集によね常に最新の制韻
1データと収集データとを記憶している第2のデータ記
憶部(MFDB)を内軟り、ており、端末器との間で全
データの送受が一定周期で行なわhることである。さら
に最も%徴とするところけ、伝送側1fll 帽I K
は機番の変換部を内部り、ており、こ 5− の機番変換部のアドレスは論理機番に対応しておす、カ
つこのアドレスに社、当該論理機番に関するデータが書
キ込まわるべ*MF”TIBのアドレスが記載づわてい
ることであ乙。換言すると。
MFDBの各データのアドレスそのものが物理機番に対
応しているのである。
そこで捷ず全体の構成について述べると、第1図に示す
ように、中央処理装置(CPU)1には伝送側(財)装
置2が+&紗線路3にて舌続しである、伝送制頽1装置
2には、多数の機器等4が接続線路5で接紗メれている
籾数の端末器(LS・1゜LS・2.LS63)6・・
・・・・・・・が1ビツトの伝送線路7で直列に接続さ
ね、データのビットシリアル伝送が行われる。なお端末
器は本実施例で示した6個に限られるものでけなく、多
数個の場合にも同様にして直列に接続される。
伝送制呻装#2け第2図示のように、第2のデータにr
: j@部であるデータ記憶部(MFDB 18を具備
し、ており、処理部Cマイクロプルセッサ)9と接続し
である。処理部9に灯中史処f!1!装riot (6
− 0PU11に対する要求制御インターフェイス部10が
接i t、てトるとともに、端末器6・・・・・・・・
・に対する伝送制御インターフェイス部11が接続しで
ある。
各端末器6・・・・・・・・・け第3図示のように、デ
ータBr’憶部(LFDB)12を具備しておhML理
部(マイクロプロセッサ)13と防砂1.て」するや処
理部131/(7は伝送制御インターフェイス部11と
接続される伝送制御インターフェイス部14が接続[1
,ブあるとともに、機器摺−に対するフィールドインタ
ーフェイス部15が接続しである。
伝送側(財)装瞳2に内扮のデータ記憶部(MFDB 
)8(匂下MFDBという)と、各端末器6・・・・・
・・・・に内蔵のデータ記憶部+LFDB)121LL
J下LFDBという)との構成は第4図示のようである
。すなわちMFDBKけオず各端末器+T、S・1〜L
S・6)6・・・・・−・・・への制御データ記憶部O
UT・i、OUT・2″、OUT・3が順次設けてあり
、ついで各端末器6・・・・・・・・・からの収集デー
タ記憶部IN・1.IN・2.IN・3が順次設けであ
る。各記憶部内にはいすhも各端末器に接続しである複
数の機器等にそわぞれ対応[、てアドレスを設足してあ
り、各アドレスに各機器の制(財)データ1fI:、け
収集データが記憶ζねる。16け例えばROM(I+−
ドオンリイメモ11 )などによって構成、ざわる機番
の変換部で、中少処f!I!装置CPUから指定された
論理機番に対応し、たアドレスに、当該論理機番に対応
した機器のデータが記憶ジわるべきデータ記憶部MFD
Bのアドレスが記憶されでいるものである。′f′なわ
ち特定の機器の論理機番が指定されると、−ヒ酊i機器
のデータが記憶σhるべ衣MPDBのアドレスか変換部
16から藺み出され、MFDBにアドレス指定が行なわ
れてデータのアクセスが行なわわる。
なお、この機番変換については優に詳述する。
−刀各端末器に内蔵のLF DBげ一例と[て端末器L
S・1のLFDBケ示l、であるが全て同じ構成、′(
r−持っている。すなわちMFDBの0t7T・1、O
UT・2.OUT・3に対応する制御データ記憶部OU
T・1またげOUT・2またけ0UT−3が設けである
とともに、MPDBのIN・1.IN・2 、 I N
・3に対応−する収集データ記憶部工N・1またけ工N
・2寸たけIN・5が設けである1、換言すればM1+
’DDKは全ての7h末器のT、 F’ D Bを全て
含む内容となっている。
そこで中法側副装置s(c:pu)iからの側倒データ
Id M F D Bの制句1テータ記憶部OUT・1
〜OTT T・3のいずわかの所定のアドレスに書へ込
″+h、 ifた収集データけMFDBの収集データ制
憶部工■・1〜IN・6の所定のアドレスから読み山上
わて中少処俳装@1へ供給′2rねる。さらにMFDB
の制御データ記憶部の内容は、伝送線路7で各僻末器へ
伝送されてLFDBの制御11データ自C,憶部へ入れ
られるとともに、各端末器のLFDBの収集データ記憶
部の内容は、伝送線路7で伝送されてMFDBの収集デ
ータ記憶部へ入わらねる。
そして各LFD13に記憶ざわた制a11テータに基づ
いて対応する機器など4が制狽1づれ、捷た各機器から
接Mw5で入力するデータは、各LFDBの収集データ
記憶部の所定アドレスに書き込まれる、 9− 鉋、5図において本発明のデータ伝送および帝求処理の
タイミングについて説明する。ここには−例と12で単
位制間を1秒とした例を示I、である。
1秒間のうち前半500 、” 11秒を伝送時間帯T
aとし、1秒間の後半500911秒を安水処理時間帯
Tbとして分割している。すなわち伝送時間帯Taには
、MFDBに入ねられている全ての制自1テータが制朝
1データロ(−億部OUT・1〜OUT・3から順次伝
送線路7にのってビットシリアル伝送さ′h7−1.各
端末器(LS・1〜LS・3)6・・・・・・・・・け
捷ず各自宛の制(財)データ11込んでこれ全各自のL
FDBの制御データ記体剖へ記1′!hする。
ついで各自の収集データを各自の収集データ8己憶部か
ら順次伝送線路7に出−77L、てビットシリアル伝送
され、これがMFDBの収集データ記憶部IN・1〜工
N−3へ記憶される。このように伝送時間帯Taには伝
送線路7上f第6図示のようにOUT・1.OUT・2
 、oUT・3.IN・1、IN・2.IN・6の6フ
レームからなる伝送データ構成でデータが伝送される。
−10− ついで要求処理時間帯TbKけ、中央処理装置((!P
U 11からの制御データをM’FDBに記憶するとと
もに、要求されfl!集データを中央処理装置1へ供給
する。このと衣供給されるデータは。
500ミ1)秒前に各端末器6・・・・・・・・・から
収集された最新のデータであわ、これがただちに中央処
理装置1に供給シわるものである。′!Fたこのと六受
けた制御データは500ミリ秒掛のつぎの伝送時間帯T
aには各端末器6・・・・・・・・・のLFDBへ伝送
ざ釣る。ちなみに各端末器に100点の機器が接続され
てお)t、10個の端末器が伝送線路7に直列に接続さ
れ、 fllえげ1機器に入出ア1情報がそれぞわ1点
のψ合、伝送時間帯TaKけOUT・1〜OTJ T・
10の10フレームで1000点の制御データが、さら
にIN・1〜IN・10の10フレームで1000点の
収集データが伝送されるととに7’rるか、十dピのよ
うに酢位時間f1秒とした場合の伝送時間帯Taの50
0ミリ秒で十分に上記データの伝送が可能であるばかね
でなく、なお余裕がある。また1000点以十の機器の
制御で、ざらに多くのデータ伝送が兵曹な場合には。
卑位時間を1.5秒とすることも可能であめ、あるいは
伝送用時間帯Taと輩求処理時間帯’rbとの比を適宜
変えることも可能である。
つぎに第7図を参照し、て、中央処理装置から出df′
また割出1データが機器等を制(財)し、それが収集デ
ータと1,7て確認はねるまでを1本発明の動作説明の
一例として述べる、 いま中央処理装置1から端末器6・・・・・・・・・に
接続メれている機器等4に対する制m11データ0ΦO
が。
要求処理時間帯Tt)−1に架求制(カ1インターフェ
イス部10を介して人すし、処理部9によhMFDBの
OUT・1,0UT−2,OUT・3の所定アドレスに
書餐込まf′Iたとする。この書込みに際【7て機番変
換が行なわれるものであるが。
これについては後述するや上記制御データけつぎの伝送
時間帯Ta−2に伝送側副インターフェイス部11から
伝送データとなって出力する。LS・1け伝送制御イン
ターフェイス部14にてOUT・1の割出1データのf
f取り込み、処理&1S13によhLPDBの所定アド
レスに記憶する。OUT・2およびOU T −5のフ
レームの制(財)データは通禍濾せ:A、、この間はフ
ィールド9インターフエイス15を介1.2で機器等4
の制fM1データを出力するとともに収集データを入力
するサンプリングが行われている。LS・2.LS・6
も同様にL2てそ引ぞれOUT・2 、OUT・3の制
自1データ0.◎を順次@h込んで、各LPDBに記憶
し、各自のフレーム以外の時は機器等4との1!1でサ
ンプ1)ングが行われている。LS・1の伝送制御イン
ター7:L47.部14−4hC−,け、0UT−3の
フレームが通過したあとIN・1のフレームになったと
衣に。
LS・1のLP’DBから収集データを出力し。
L8@2.LS・3も11次それぞれ’IN・2゜IN
・3のフレームに各自の収集データを出力する。各自の
収集データの04.ア帝が終了してから会求処押時間帯
TI)−2の間およびつぎの伝送時間帯’f a −3
Kおける各自のOUTのフレームまでけ。
七ねそれ機器等4との間でサンプリングか行われる、こ
の間に上記制御データ■■0により゛それぞ− 13− れの機器等が制御fi h 、 tirl、い収集デー
タのl■′OIとなってLSI・1〜L13・3の各T
、、 F D Bに記憶メわる。ついで伝送時間帯Ta
−5に上記とrI¥1!!#にl f制mf−夕1+E
OU T −1〜OU T −5のそれぞれのフレーム
からLFDBに入力した後。
L’FDBに記憶さ9丁いる収集データがIN・1〜I
N・3のそれぞhのフレームに出力される、このと負に
け上記制御1データの■■の確認となる収集データ■′
■I◎′が伝送ざfq、、MFDBに記憶シhるやした
がってつぎの要求処理時間帯、T1b’−−sには、中
央処理装置1の要求によりこの収集データ■′■′■′
が中央処理装置に供給され。
ζきの制御データ[有]■■の碓鯖がなされる。このよ
うに一つの制御データが出されてそれが確認される捷で
の時間すなわち処理時間は最大3秒以内である。また単
に収集データを求めるのみならば。
当該要求処理時間帯Tb−1,または遅くともつぎの要
求処理時間帯Tb−2には最新の当該データを得られる
ので、その場合の処理時間は最大1秒以内である。
−14− し上述べても女工うに本例fは、伝送制?flll装置
2と各端末器6・・・・・・との間では全千−夕が一定
の順序でビットシ1)アルに伝送シワ。各テータが予め
定めらねたアドレスに記憶シhるものである。
したがってデータ記憶部MFDBの各アドレスそのもの
が各機器の物理機番に対応し、このためデータごとに物
理機番をつける必@Iけなく、上記のよらにデータのみ
を一定の順序で伝送−′tわばよいのである。セし7で
、このために玉石゛、のように機番変換が簡略什シれる
そこで中央処理4?=@1内の処理内部バッファ17か
ら制(財)データが、論理機番とともに伝送処理袋F#
2へ与えられる場合を第8図で説明する。先に述べたよ
うに伝送制能1装@2にけ機番の変換部16を具備して
いる。本例では論理機番は機種を示す2桁の数字と1機
器を示す2桁の数字との4桁の数字番号0000〜99
99f用いるものとする。本発明においては変換部16
のアト3レスとして論理機番そのもののコードを用い、
当該アドレスにけ、当該論理機番に対応する機器等のデ
ータが賽衣込捷れるデータ記憶部MFDBのアドレスを
対応アドレスとして予め記+1せである。したがってた
とえば処理内容バッファ17に論理機番01υ0に対す
る制御データ10)が与に、らhると、変換部16のア
ドレス0100から対応アドレスa m −1がただち
に判明し、現埴データ記憶部MFDB8のアドレスa 
m −1に、制(財)データIC)が蓼六込まわる。捷
に論理機番0001に如する制御データ(D)が与えら
れたとAも。
回様に変換部16のアドレス0口01から対応アドレス
am+、1が判明し、MPDBのアドレスam+1にチ
ーjCD)が誓き込まれる。このように従来のように論
理機番を索引により探す心安がな(、論理機番によって
’+M接対応アドレスが判明する。また変換部の記憶容
量が小情〈てすみ。
配列も論俳機番顯で簡単である7このためにたとえば耕
しい機器等の配備の場合にその対応アドレスを変換部に
のせるにけ、その機器等に付せられた論理機番に等しい
変換部のアドレスに、対応アドレスを書き込めばよい。
なお士紀の実栴例でけデータ伝送力式としてビットシリ
アルに伝送する例を挙げたがこれに限るものでI/jな
く、伝送側副装置と各端末器との間でのデータの送受が
全イのデータに対【て行なわわるもので、1.かも伝送
制仙装瞳および各端末器内において各データが記憶′さ
れるアドレスが予め定められているものであわばどのよ
うな伝≠方式にも適用でちる。
このように本発明によれば、多数の機器、計器。
検出器などが接続しである端末器と伝送制御装置間では
全てのデータが送受はわしかも各データが書も込まれる
アドレスが予め決められているので。
データごとに物理機番を付することを心安とせず。
機番変換の煩雑な仕事が不曹で、伝送側1ili+が簡
単で、経済的である。また変換部の論理機番に対応した
アドレスに第2のデータ記憶部の対応アドレスが俳キ込
−thでいるので、iN′P、データを宥み書きでを、
中央処理装置の処理ヌピードが向上する。
メらに変換部の記憶容量が小シ〈てすみ、配列も簡単で
あるので5人力する場合も、管理する場合−17一 本容易であ乙。
【図面の簡単な説明】
第1図〜蝕8図は本発明の一実施例を示すもので、炉1
図は全体の構成を示すブロックダイヤグラム、第2図は
伝送側脚装置の内部構成を示すブロックダイヤグラム、
第3図は端末器の内部構成を示すブロックダイヤグラム
、笛4図は伝送側脚装置および端末器の主要部の構i、
を示L7たブロック図、第5図はデータ伝送および曹求
処理のタイミングを示[た説明図、第6図り伝送データ
の構成を示した説明図%第7回灯データの加れを示した
i5?、明図、v、8関は本発明の機番変換を説明する
ためのブロックダイヤグラム、第9図は従来の機番変換
を説明するためのブロックダイヤグラムである、 1・・・・・・中央処理装置(CPU)2・・・・・・
伝送制御装置 3・・・・・・接続線 6・・・・・・端末器LS・1.L8・2.L8・5−
18− 81、−、、第2のデータ配憶部(MPDB )12・
・・・・・第1のデータ配憶部(LFDB )17・・
・・・・変換部 0UT−1,0UT−2,0UT−3 ・・・・・・制御データ記憶部 I  N  ・  1  、  I  N  ・  2
  、  I  N  ・  3・・・・・・収集デー
タ記憶部 捜上 特許出願人 株式会社 精 工 舎 イで 理 人 弁理士  最 上   務−19− /2 −1<紗) 第6図 イ云送テ゛−タ構、=1

Claims (1)

  1. 【特許請求の範囲】 中央処理装置に接続している伝送制御ll装置に。 複数の端末器を接続してあり。 各端末器には、中央処理装置からの制御データおよび端
    末器に接続された機器等からの収集データを予め設定t
    またアドレスに記憶する第1のデータ記憶部を設けてあ
    わ。 上記伝達制御装置にけ、上記各年1のデータ記憶部の全
    ての内容を予め設定したアドレスに記憶可断な第2のデ
    ータ記憶部と、各機器等が接続されるト記各端末器の端
    子番号である物理機番と上記中央処理装置において上記
    各端末器等f表す番号である論理機番とを対応させるた
    めの機番変換を行なう変櫓部とを股はであわ。 上記伝送制御ll装置と上記各端末器との間では。 記憶された全データについて送受が行なわれるものであ
    り。 上記変換部には、論理機番に対応したアドレスに、当該
    論理機番に関するデータが書き込まhるべち第2のデー
    タ記憶部のアドレスが配憶これているものである ことを特徴とするデータ処理力式、
JP56173413A 1981-10-29 1981-10-29 デ−タ処理方式 Pending JPS5875242A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP56173413A JPS5875242A (ja) 1981-10-29 1981-10-29 デ−タ処理方式
GB08230490A GB2111735B (en) 1981-10-29 1982-10-26 Data transmission and processing systems
SG24887A SG24887G (en) 1981-10-29 1987-03-10 Improvements in or relating ro data transmission and proccessing systems
HK100687A HK100687A (en) 1981-10-29 1987-12-31 Improvements in or relating to data transmission and processing systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56173413A JPS5875242A (ja) 1981-10-29 1981-10-29 デ−タ処理方式

Publications (1)

Publication Number Publication Date
JPS5875242A true JPS5875242A (ja) 1983-05-06

Family

ID=15959968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56173413A Pending JPS5875242A (ja) 1981-10-29 1981-10-29 デ−タ処理方式

Country Status (4)

Country Link
JP (1) JPS5875242A (ja)
GB (1) GB2111735B (ja)
HK (1) HK100687A (ja)
SG (1) SG24887G (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021470A (ja) * 1983-07-15 1985-02-02 Fujitsu Ltd パタ−ンデ−タ転送方式
JPS6084045A (ja) * 1983-10-14 1985-05-13 Oval Eng Co Ltd 光通信式デ−タ収集システム
JPH02262835A (ja) * 1989-03-31 1990-10-25 Meidensha Corp 環線系統保護継電装置
JPH04225646A (ja) * 1990-12-27 1992-08-14 Komatsu Ltd 直列制御装置のノ−ドアドレス割付制御装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0588006B2 (de) * 1992-09-14 2008-12-17 Landis+Gyr AG Rundsteuerverfahren und Rundsteuerempfänger zur Ausführung des Rundsteuerverfahrens
WO1998047073A1 (fr) * 1997-04-14 1998-10-22 Mitsubishi Denki Kabushiki Kaisha Processeur de donnees, procede de traitement de donnees, et systeme de traitement de donnees

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021470A (ja) * 1983-07-15 1985-02-02 Fujitsu Ltd パタ−ンデ−タ転送方式
JPH0544628B2 (ja) * 1983-07-15 1993-07-06 Fujitsu Ltd
JPS6084045A (ja) * 1983-10-14 1985-05-13 Oval Eng Co Ltd 光通信式デ−タ収集システム
JPH02262835A (ja) * 1989-03-31 1990-10-25 Meidensha Corp 環線系統保護継電装置
JPH04225646A (ja) * 1990-12-27 1992-08-14 Komatsu Ltd 直列制御装置のノ−ドアドレス割付制御装置

Also Published As

Publication number Publication date
SG24887G (en) 1987-07-10
GB2111735A (en) 1983-07-06
HK100687A (en) 1988-01-08
GB2111735B (en) 1985-04-03

Similar Documents

Publication Publication Date Title
US4542477A (en) Information retrieval device
JPH03152787A (ja) デジタル音楽情報の伝送記憶装置
JPS62115564A (ja) インタ−フエ−ス回路
TW380221B (en) Memory system and semiconductor memory device used in the memory system
JPS5875242A (ja) デ−タ処理方式
US4390945A (en) Self-managing variable field storage station employing a cursor for handling nested data structures
SU650526A3 (ru) Устройство дл уплотнени каналов св зи
JP3092116B2 (ja) プログラム変更方式
JPH0564385B2 (ja)
JPH02140892A (ja) Icカードシステム
JPH01233682A (ja) Icカードのリード方式
JPS62254249A (ja) カード記憶容量読取り方式
Mueller ICGS system: system tables manual
JPS59870B2 (ja) 電子メモ装置
JPS5994127A (ja) バツフア制御装置
JP2580382B2 (ja) 入出力命令の高速化方式
JPS62151923A (ja) デ−タバンク装置
JP2811728B2 (ja) 入出力制御装置
JPS60196878A (ja) 検索装置
JPH0230249A (ja) ビットストリーム処理装置
JPH05113938A (ja) データ収集装置
JPS5824955A (ja) デ−タ管理装置
JPH02306725A (ja) コード変換方法及びその装置
JPS5936833A (ja) デ−タ処理装置
JPS6243731A (ja) 検索補助装置