JPS5873162A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS5873162A JPS5873162A JP56171482A JP17148281A JPS5873162A JP S5873162 A JPS5873162 A JP S5873162A JP 56171482 A JP56171482 A JP 56171482A JP 17148281 A JP17148281 A JP 17148281A JP S5873162 A JPS5873162 A JP S5873162A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- transistor
- gate
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶−ゲー）Ｗ鴫が効米トランジスタのゲート人
力保繰回路の形成された半導体装置及びそのＩｉ！！遣
方法に関する。
力保繰回路の形成された半導体装置及びそのＩｉ！！遣
方法に関する。
半導体装置に形成された絶縁ゲート型＃１１ｎ−効果ト
ランジスタ回路のゲート人力ｓｖこ、靜Ｘ ｆｉ ｆＬ
どの原因で高蝋圧が瞬間的に印加されると、ゲート絶縁
膜が破壊されることがある。これは、とくな６ＭＯ８型
トランジスタのゲート絶縁膜が他の絶縁膜に比べて薄く
形成されており、約５００〜１００ＯＡ糧度の厚さしか
ないためである７、そこでこれを保護するために人力保
護回路が形成されている。
ランジスタ回路のゲート人力ｓｖこ、靜Ｘ ｆｉ ｆＬ
どの原因で高蝋圧が瞬間的に印加されると、ゲート絶縁
膜が破壊されることがある。これは、とくな６ＭＯ８型
トランジスタのゲート絶縁膜が他の絶縁膜に比べて薄く
形成されており、約５００〜１００ＯＡ糧度の厚さしか
ないためである７、そこでこれを保護するために人力保
護回路が形成されている。
従来の半導体装置のゲート入力保護回路に図面を用いて
説明する。第１図はこの装置の構造全説明する断面図で
ある。また第２図はその等価回路図である。ＭＯ８型ト
ラン／スタ２３とそのゲート人力保護回路がＰ形半導体
基板１上に形成されている。ゲート人力保護回路では、
入力端子２１に接続されたボリン＋）ｂン導電層３が、
Ｐ形半導体基板１上に形成された抵抗用のＮ形不純物噛
２の一端に接続されており、またこの不純物１−２の他
端が、ポリシリコン導電層４に接続されており、この導
電層４が前記ＭＯ８型トランジスタ２３のゲート１１［
５に接続されている、前記不純物Ｉｆ４２は、抵抗素子
としての機能とクランプダイオード２２としての檄！ｉ
′＠に’ｌ”ｒシている。ＭＯ８型トランジスタは、Ｐ
杉ｉ板１上に形成されたＮ形不純切哄域よりなるノース
置載６とドレイン領域７と。
説明する。第１図はこの装置の構造全説明する断面図で
ある。また第２図はその等価回路図である。ＭＯ８型ト
ラン／スタ２３とそのゲート人力保護回路がＰ形半導体
基板１上に形成されている。ゲート人力保護回路では、
入力端子２１に接続されたボリン＋）ｂン導電層３が、
Ｐ形半導体基板１上に形成された抵抗用のＮ形不純物噛
２の一端に接続されており、またこの不純物１−２の他
端が、ポリシリコン導電層４に接続されており、この導
電層４が前記ＭＯ８型トランジスタ２３のゲート１１［
５に接続されている、前記不純物Ｉｆ４２は、抵抗素子
としての機能とクランプダイオード２２としての檄！ｉ
′＠に’ｌ”ｒシている。ＭＯ８型トランジスタは、Ｐ
杉ｉ板１上に形成されたＮ形不純切哄域よりなるノース
置載６とドレイン領域７と。
これらの間のチャンネル上に形成されたゲート絶縁膜１
０とこの絶縁膜１０上に形成されたゲート−他５よりｆ
ｓ１戊され−Ｃいる。
０とこの絶縁膜１０上に形成されたゲート−他５よりｆ
ｓ１戊され−Ｃいる。
このような構造において、入力端子２１に靜嵯気などの
原因で高成圧スパイクが入った場合には、アルミニウム
などの金４に比し高抵抗の多結晶シリコンの導電層３．
４及び不純物層２によりこの峨圧の立ち上りを緩和し、
ゲート電極５に高鑞圧が印υ口される前に、クランプダ
イオード２２によりｃｔｓｒを放電してしまう構造にな
っている。
原因で高成圧スパイクが入った場合には、アルミニウム
などの金４に比し高抵抗の多結晶シリコンの導電層３．
４及び不純物層２によりこの峨圧の立ち上りを緩和し、
ゲート電極５に高鑞圧が印υ口される前に、クランプダ
イオード２２によりｃｔｓｒを放電してしまう構造にな
っている。
しかし近年楽積回路の東ｆＪｔｌＪｔが高まり、高密ｊ
貧化が進むにつれて、フィールド絶★膜の厚さも薄くし
なけれｖｆ：、 ／、Ｃらず、その績米フィールド絶縁
模自庫の耐圧が装置全体の耐圧として問題となってきた
。すなわち従来はフィールド絶縁膜の膜厚は１００００
Ａ根度であり、その際の耐圧は６００〜８００ｖであり
（１４足−ｒべさものであった。しかし、近年はほぼ４
０００〜５０００Ａｉ度Ｊ＞４４とｆｆ−リ、フィール
ド絶縁膜の耐圧は２５０〜４００ｖとなってしまった。
貧化が進むにつれて、フィールド絶★膜の厚さも薄くし
なけれｖｆ：、 ／、Ｃらず、その績米フィールド絶縁
模自庫の耐圧が装置全体の耐圧として問題となってきた
。すなわち従来はフィールド絶縁膜の膜厚は１００００
Ａ根度であり、その際の耐圧は６００〜８００ｖであり
（１４足−ｒべさものであった。しかし、近年はほぼ４
０００〜５０００Ａｉ度Ｊ＞４４とｆｆ−リ、フィール
ド絶縁膜の耐圧は２５０〜４００ｖとなってしまった。
従って、かつてはゲート絶縁膜厚や不純物Ｉ−をぎむそ
の保護回路の構造で装置の耐圧が決定されていたが、近
年では保護回路部分に先立つ人力部分でのフィールド絶
縁膜の膜厚が装置の人力耐圧全決定するようになった。
の保護回路の構造で装置の耐圧が決定されていたが、近
年では保護回路部分に先立つ人力部分でのフィールド絶
縁膜の膜厚が装置の人力耐圧全決定するようになった。
つ萱り４０００ ・〜５０００Ａの膜厚のフィールド絶
縁膜τもっだ装置の耐圧は２５０−４ｔ）ＯＶ＠度とな
つＣしまり。これは満足すべき値ではない。
縁膜τもっだ装置の耐圧は２５０−４ｔ）ＯＶ＠度とな
つＣしまり。これは満足すべき値ではない。
このようなフィールド絶縁膜の耐圧低Ｆ＆こもとづく破
壊の問題は、多結晶シリコン導−４１−による配線をも
つ半導体装置において、その配−１−の抵抗がアルミニ
ウムなどに比してかなり高いためＶこ、その人力部で起
生し易くなってさている。
壊の問題は、多結晶シリコン導−４１−による配線をも
つ半導体装置において、その配−１−の抵抗がアルミニ
ウムなどに比してかなり高いためＶこ、その人力部で起
生し易くなってさている。
本発明は、以上述べたような従来技術の欠点を改善し、
入力耐圧の高い半導体装置を提区すりことを目的とする
。
入力耐圧の高い半導体装置を提区すりことを目的とする
。
本発明は、挟置の入力耐圧に影響ｆる人月漏子から人力
保護回路の不純物１−までの抵抗素子となる抵抗性導電
層と基板との間の艶＃ｔｈ膜厚を厚くするためＶＣｌこ
ノ）ｔ部分で４１層めのフィールド絶縁膜Ｖｃ ４ ｒ
−配線Ｖこ当っての層間絶縁を行う第２の絶−膜を櫃Ｊ
−シ、第２層め以降の抵抗性導電層で前記抵抗素子τ形
成するものである１、このようにす（シば、装置の耐圧
に影響する絶縁膜を厚くすることがＣきで、耐圧を向ト
させることができ、同時に％置のｆｌｋ細化によるフィ
ールド絶縁膜の薄膜化の安水も満足させることができる
。こうして高耐トヒで果櫃度！Ｊ’）高い牛導捧装置雇
が実現できる。
保護回路の不純物１−までの抵抗素子となる抵抗性導電
層と基板との間の艶＃ｔｈ膜厚を厚くするためＶＣｌこ
ノ）ｔ部分で４１層めのフィールド絶縁膜Ｖｃ ４ ｒ
−配線Ｖこ当っての層間絶縁を行う第２の絶−膜を櫃Ｊ
−シ、第２層め以降の抵抗性導電層で前記抵抗素子τ形
成するものである１、このようにす（シば、装置の耐圧
に影響する絶縁膜を厚くすることがＣきで、耐圧を向ト
させることができ、同時に％置のｆｌｋ細化によるフィ
ールド絶縁膜の薄膜化の安水も満足させることができる
。こうして高耐トヒで果櫃度！Ｊ’）高い牛導捧装置雇
が実現できる。
次に本発明の一実施例？図面を用いて説明する。
！Ａも３図ｔａ） ／’＋主ｔｄ）は１「−程を説明す
るだめの装置！Ｊ）Ｉ！ｙＶ面図で６る。Ｐ型８１基板
３１Ｆの素子を形ｌ或ｒる部分に５Ｉ３Ｎ４ＷＸを設け
、それ以外の部分を選択酸化しでＳｉＯ□１ｍ ”ｋ約
４ Ｉ） ００〜５０００Ａの厚さで形成し、第１絶縁
ノーとしてのフィールド絶縁〜８００ Ａの厚さＶＣ形
成する。次にゲート電極と人力保繰回路の配線をするた
めＶＣ，全面に多結晶シリコン層３４を堆積させる。（
以上！＄３図（ａ））この多結晶シリコン層３４ｆｔフ
ォトエツチングして、ゲート電極３５と、このゲート電
極に接続された配線３６１に形成する。次に上記絶縁薄
幌３３のうちゲート絶縁膜部を残し、他の不妾部分子エ
ツチング除去し、砒＊（Ａ８）のようなＮ杉不純物を拡
散して、ＭＯＳトランンスタのソース３７．ドレイン３
８を形成し、同時に人力渫護用不純物ｌ−３９も形成す
る。（以上第３図（ｂ））次に全体を約４０００〜５０
００Ａの化学的気相成長法による遍２絶碌層としてのＣ
ｖＤ−８ｔ ０２蝿４０で被覆する１゜このＣＶＤ膜４
膜上前記配線３６寺の４１導電層上に５１４２導電層を
形成するだめのノー間絶縁膜である。このＣＶＤ膜４膜
上０択エツチングして前記不純物１−３９や、ノース、
ドＶイ／電極等に対するコンタクトホールを形成する。
るだめの装置！Ｊ）Ｉ！ｙＶ面図で６る。Ｐ型８１基板
３１Ｆの素子を形ｌ或ｒる部分に５Ｉ３Ｎ４ＷＸを設け
、それ以外の部分を選択酸化しでＳｉＯ□１ｍ ”ｋ約
４ Ｉ） ００〜５０００Ａの厚さで形成し、第１絶縁
ノーとしてのフィールド絶縁〜８００ Ａの厚さＶＣ形
成する。次にゲート電極と人力保繰回路の配線をするた
めＶＣ，全面に多結晶シリコン層３４を堆積させる。（
以上！＄３図（ａ））この多結晶シリコン層３４ｆｔフ
ォトエツチングして、ゲート電極３５と、このゲート電
極に接続された配線３６１に形成する。次に上記絶縁薄
幌３３のうちゲート絶縁膜部を残し、他の不妾部分子エ
ツチング除去し、砒＊（Ａ８）のようなＮ杉不純物を拡
散して、ＭＯＳトランンスタのソース３７．ドレイン３
８を形成し、同時に人力渫護用不純物ｌ−３９も形成す
る。（以上第３図（ｂ））次に全体を約４０００〜５０
００Ａの化学的気相成長法による遍２絶碌層としてのＣ
ｖＤ−８ｔ ０２蝿４０で被覆する１゜このＣＶＤ膜４
膜上前記配線３６寺の４１導電層上に５１４２導電層を
形成するだめのノー間絶縁膜である。このＣＶＤ膜４膜
上０択エツチングして前記不純物１−３９や、ノース、
ドＶイ／電極等に対するコンタクトホールを形成する。
（以上第３図（Ｃ）） 次に第２導電層のだのの、−
２の多結ルシリコン層を全表面にＣＶＤ沃′Ｃ形成し、
フォトエツチングして入り；＠子と入力沫護不峠柳噛３
９との間の抵抗性導電ノー４１および人）Ｊ保横不純物
層３９とゲート電極３５とｗ！続された＄１１−めの配
線３６とを接続する他の抵抗性導電ノー４２を形成−ｒ
る。この抵抗性導電層４１はここＣは約０．５にΩ以上
の抵抗値とした。
２の多結ルシリコン層を全表面にＣＶＤ沃′Ｃ形成し、
フォトエツチングして入り；＠子と入力沫護不峠柳噛３
９との間の抵抗性導電ノー４１および人）Ｊ保横不純物
層３９とゲート電極３５とｗ！続された＄１１−めの配
線３６とを接続する他の抵抗性導電ノー４２を形成−ｒ
る。この抵抗性導電層４１はここＣは約０．５にΩ以上
の抵抗値とした。
ま九ＭＯ８型トランノスタのソースＩＩＥ極４３゜ドレ
イン電極４４も形成する。
イン電極４４も形成する。
以上のような構造によって扁電圧スパイク人力の立らヒ
がりを抵抗性導電層４１．４２及び不純物層３９の抵抗
により緩和し、不純物層３９と基板３Ｉ との間で形成
されるフラングダイオードによりＩｔｆｌｌｌＴを放電
し、ト之／ジスタのグー）絶１１［３３會保繰する槻１
１１１．に有する上に、入力端子を接続された抵抗性導
電層４１と基板３１との間の絶ｌ＆膜の厚さが、鴎１層
目のフィールド酸化膜３２と第２１−１のＣすＤＭ４０
とを合わせて約１０００ＯＡとなるために、この部分の
耐圧が６００〜８００Ｖと従来の倍になっＣいる。
がりを抵抗性導電層４１．４２及び不純物層３９の抵抗
により緩和し、不純物層３９と基板３Ｉ との間で形成
されるフラングダイオードによりＩｔｆｌｌｌＴを放電
し、ト之／ジスタのグー）絶１１［３３會保繰する槻１
１１１．に有する上に、入力端子を接続された抵抗性導
電層４１と基板３１との間の絶ｌ＆膜の厚さが、鴎１層
目のフィールド酸化膜３２と第２１−１のＣすＤＭ４０
とを合わせて約１０００ＯＡとなるために、この部分の
耐圧が６００〜８００Ｖと従来の倍になっＣいる。
したがって従来の装置全体の耐圧を大きく向上させるこ
とになる。
とになる。
しかもこのＣＶＤ膜４膜上０従来から子噛配−Ｕ）ため
に必安なものであ・りて、とくにこＱ）抵抗で１導電層
４１の絶縁のために新たに設Ｖすたわけで１よないから
、工程数がふえるということはｆｒ、＜、従来の工程を
わずかに変更するだけでよい。
に必安なものであ・りて、とくにこＱ）抵抗で１導電層
４１の絶縁のために新たに設Ｖすたわけで１よないから
、工程数がふえるということはｆｒ、＜、従来の工程を
わずかに変更するだけでよい。
なお、本発明の方法は、人力保護抵抗Ｊ）Ａ、１ノ酢分
ばかりではなく１人力保護トランジスタ０）人）Ｊ部分
に用いてもよいし、あるいは保護用（））り′１４′−
ド、トランジスタ等がない人力部分でも４４ ＋Ｅスパ
イクの起こる可能性のある入力端子Ｖｃ若絖される回路
の配線に適用すれば、顕著な切漸τヒｖｆることかでき
る。また本実施例ではＭＯ８型トランジスタのゲート會
人力保護抵抗〜に接続する配−は、第２層目の多結晶シ
リコン層を用いた〃工、４１鳩目の多結晶シリコノ１−
τ直接用いてもよい。
ばかりではなく１人力保護トランジスタ０）人）Ｊ部分
に用いてもよいし、あるいは保護用（））り′１４′−
ド、トランジスタ等がない人力部分でも４４ ＋Ｅスパ
イクの起こる可能性のある入力端子Ｖｃ若絖される回路
の配線に適用すれば、顕著な切漸τヒｖｆることかでき
る。また本実施例ではＭＯ８型トランジスタのゲート會
人力保護抵抗〜に接続する配−は、第２層目の多結晶シ
リコン層を用いた〃工、４１鳩目の多結晶シリコノ１−
τ直接用いてもよい。
２図はその４価回路図、第３図（ａ） ）プ至１ｄ）は
本発明の半導体装置の＃４造とぞの製造１佳ｒ説明する
だめの要部四−面図である。
本発明の半導体装置の＃４造とぞの製造１佳ｒ説明する
だめの要部四−面図である。
３１・・半導体基体
３２・・第１の絶縁膜
４０・・弔２の絶縁膜
３９・・・他導電型不純１！ｌ噛
３５・・ゲート電極
３６・・ぷｌの導Ｎｃｒ−
４１，４２・・・抵抗性導電層
代４人 斤浬士 ｄｌｌ 近 憲 右（ほか１名）
第 １図 １ 第２図 ； 第３図
第 １図 １ 第２図 ； 第３図
Claims (2)
- （１）−導゛颯形半導体基体と、この基体上Ｑ（形成さ
れた絶縁ゲート型＋１界幼米トランジスタと、この基体
上において前記トランジスタのゲート人力保嚢素子を形
成する他導−形不純−１ｌｌ！ＩＩ−と、前記基体上に
形成された第１の絶縁膜と、この第１の絶縁膜とに形成
され前記トランジスタを含む１９４１６ 重子間を接続
するだめのｆＡｌの４一層と、この第ｌの導電層および
前記第１の絶縁膜上に形成憾れた第２の絶縁膜と、少な
くとも前配置１の絶縁膜−ヒに形成され前記他導電形不
４４吻Ｉ＠ ０）−一と８り記トランジスタのゲート電
極を接続する＋戚と、１ＩｌＩ記蘂２の絶−膜上に形成
され前記他導電形不純物層の他端と外部入力端子間を接
、光する抵抗性導１１ｍとを舊することを特徴とする半
導体装置。 - （２）−導電形半導体基ヰ上ノ）素子碩域ｉ、１．外の
部分に選択的に第１の絶縁膜奮杉・成する［僅と、繭記
基体上の本子枳域に薄い絶縁膜を形成ｒる１梱と、この
薄い絶縁膜と前記第１の絶縁膜上に多結晶／リコン層を
形成する工程と、この多結晶シリコン層全エツチングし
て絶縁ゲート型電界効米トフンノスタのゲート電極及び
他の回路素子間ｔ−接続する導電層全形成する工程と、
前記薄い絶縁膜の不Ｖ！部分を二２チンダして絶縁ゲー
ト製電界効番 釆トクンジスタのダート絶縁膜を形成する工程と、他導
蝋形不純物を添加して＊紀トランジスタのソース・ドレ
イン領域を形成するとと魁にゲート人力保護抵抗として
用いる他導電形不純物層を形成する工程と、＠紀導電層
及び前記系１の絶縁膜上に爾２のｅ縁膜を形成する工程
と、この譲２の絶−膜上に外部入力端子と前記ゲート人
力保護抵抗とを接続する回路配線用の抵抗性導成層を形
成するし橿とｔ有１することを時機とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56171482A JPS5873162A (ja) | 1981-10-28 | 1981-10-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56171482A JPS5873162A (ja) | 1981-10-28 | 1981-10-28 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5873162A true JPS5873162A (ja) | 1983-05-02 |
Family
ID=15923918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56171482A Pending JPS5873162A (ja) | 1981-10-28 | 1981-10-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5873162A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6154468A (ja) * | 1984-08-25 | 1986-03-18 | Fujitsu Ltd | 半導体装置 |
| JPS61168650U (ja) * | 1985-04-10 | 1986-10-20 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54101283A (en) * | 1978-01-27 | 1979-08-09 | Hitachi Ltd | Gate protective device |
-
1981
- 1981-10-28 JP JP56171482A patent/JPS5873162A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54101283A (en) * | 1978-01-27 | 1979-08-09 | Hitachi Ltd | Gate protective device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6154468A (ja) * | 1984-08-25 | 1986-03-18 | Fujitsu Ltd | 半導体装置 |
| JPS61168650U (ja) * | 1985-04-10 | 1986-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616569B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS62237754A (ja) | 半導体集積回路装置及びその製造方法 | |
| US6504220B2 (en) | Semiconductor device | |
| KR930001460A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| JP3290776B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JP3023853B2 (ja) | 半導体装置の製造方法 | |
| JPH04290447A (ja) | 電荷結合素子を持つ半導体集積回路装置の製造方法 | |
| JPS5873162A (ja) | 半導体装置及びその製造方法 | |
| US5068710A (en) | Semiconductor device with multilayer base contact | |
| JP3113202B2 (ja) | 半導体装置 | |
| JP2509173B2 (ja) | 相補型ｍｉｓｆｅｔを有する半導体集積回路装置の製造方法 | |
| JP3372109B2 (ja) | 半導体装置 | |
| JP2668528B2 (ja) | 半導体装置の製造方法 | |
| JPS6321341B2 (ja) | ||
| JPH05109983A (ja) | 半導体装置とその製造方法 | |
| US4872045A (en) | Input protection device for C-MOS device | |
| JPH0324056B2 (ja) | ||
| JP3095912B2 (ja) | 半導体集積回路装置 | |
| JPS60113967A (ja) | 半導体装置の製造方法 | |
| JP3194303B2 (ja) | 半導体装置 | |
| JP3475107B2 (ja) | 半導体装置の製造方法 | |
| JP3237640B2 (ja) | 半導体装置 | |
| JPH0379873B2 (ja) | ||
| JPH0566026B2 (ja) | ||
| JPS62115776A (ja) | 半導体装置の製造方法 |