JPS5871693A - セラミツク多層回路基板の製造法 - Google Patents

セラミツク多層回路基板の製造法

Info

Publication number
JPS5871693A
JPS5871693A JP17052681A JP17052681A JPS5871693A JP S5871693 A JPS5871693 A JP S5871693A JP 17052681 A JP17052681 A JP 17052681A JP 17052681 A JP17052681 A JP 17052681A JP S5871693 A JPS5871693 A JP S5871693A
Authority
JP
Japan
Prior art keywords
circuit board
green sheet
multilayer circuit
ceramic multilayer
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17052681A
Other languages
English (en)
Other versions
JPS6237918B2 (ja
Inventor
上山 守
矢吹 隆義
章三 山名
秀次 桑島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP17052681A priority Critical patent/JPS5871693A/ja
Publication of JPS5871693A publication Critical patent/JPS5871693A/ja
Publication of JPS6237918B2 publication Critical patent/JPS6237918B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はセラミック多層回路基板の製造法に関する。
従来セラミック多層回路基板は、予め焼結されたセラミ
ック基板上に導体ペーストを印刷後。
絶縁ペーストを印刷し、これを複数回くシ返して多層回
路を形成した後、焼成して製造していたが、この方法に
よると予め焼結されたセラミック基板の焼成収縮率と七
うきツクグリーンシート(以下グリーンシートという)
の焼成収縮率が異なる丸め絶縁層にクラックが生じ九シ
反りなどが発生する欠点があう九。
この欠点を補うためグリーンシート上に前述のごとく導
体ペーストと絶縁ペーストとを用いて多層囲路を形成し
、同時焼成する方法が試みられたが、この方法でも多層
印刷した絶縁ペーストが焼結される際にクラックを生ず
る欠点があった。
本発明はかかる欠点のないセラきツク多層回路基板の製
造法を提供することを目的とする本のである。
本発明者らは絶縁層に発生するクラック、反シなどは絶
縁層の焼結不足に起因することに着目し、a1々検討を
行なった結果、従来使用してい友絶縁ペーストに代えて
、絶縁ペーストに含まれるフラックスがグリーンシート
に含まれるフラックスと同一でかつその含有量がグリー
ンシートに含まれるスラックスより多い絶縁ペーストを
使用したところ焼成不足が解消し、クラック、反りなど
のないセラミック多層回路基板が製造できることを見出
した。
本発明は導体ペーストとセラミック質の絶縁ペーストと
をグリーンシート上に複数回印刷し同時焼成してセラミ
ック多層回路基板を製造する方法において、絶縁ペース
トに含まれるフラックスがグリーンシートと同一でかつ
その含有量がグリーンシートに含まれるスラックスより
多い絶縁ペーストを使用するセラミック多層回路基板の
製造法に関する。
なお本発明において絶縁ペーストに使用されるフラック
スはグリーンシートに使用されているものと同一であれ
ば良く、その配合は制限されない。またその含有量はグ
リーンシートに使用さ:1ているものよシ多いことが必
要であり。
同一またはグリーンシートより少ない場合は絶縁層の焼
結不足を解消することはできず1本発明の目的を達成す
ることはできない。されどグリーンシートがアルミナ純
度96チ以上の場合には、絶縁ペーストに使用されるフ
シックス量は4〜15重量優の範囲が望ましい。
本発明において、印刷される導体ペーストのl1lI類
等は制限されず、また印刷される絶縁ペーストの厚さも
制限されない。
以下実施例によp本発明を説明する。
実施例1 平均結晶粒径2μmの高純度アルミナ(アルミナ純99
9.5111以上)9層2重量部に、第1表に示すフラ
ックスを18重量部添加し均一に混合して、原料粉Aと
した。
この原料粉A100重量部にバインダーとしてポリビニ
ルブチラール樹脂8重量部、可塑剤としてフタル酸エス
テル4重量部、溶剤としてブタノール20重量部、トリ
クロルエチレン50重量部を添加し、ポールミ元にて均
一に混合してセラミックスリップとした後、テープキャ
スティング法により厚み0.81111mのグリーンシ
ートを得た。
次いで前述の高純度アルミナ95重量部に第1表に示す
スラックスを5重量部添加し均一に混合して原料粉Bと
し、さらに上記と同じ工程を経て絶縁ペーストを得た。
次に前述のグリーンシート上にW(タングステン)導体
ペースト(アサと化学製、商品名3TW−1000)を
印刷して回路を形成した後、その上部に前述の絶縁ペー
ストを30μmの厚さに印刷し、この工程を4回くり返
して4層の多層回路を形成した。その後空気中で300
℃まで50℃/時間の昇温速度で加熱し。
300℃からは水素雰囲気で30℃/時間の昇温速度で
1500℃まで昇温させてグリーンシート。
導体ペーストおよび絶縁ペーストを同時焼成しセラミッ
ク多層回路基板を得た。
このセラミック多層回路基板について外観を観察したが
絶縁層にクラックは発生しなかった。
比較例1 実施例1で使用したグリーンシート上に第1表に示すフ
ラックス分を3.8重量部含有するセラミックスリップ
を絶縁ペーストとして使用し、実施例1と同様の方法に
よ94層の多層回路を形成した後、以下実施例1と同様
の条件でグリーンシート、導体ペーストおよび絶縁ペー
ストを同時焼成して七ラミック多層回路基板を得た。
このセラミック多層回路基板について外観を観察したと
ころ絶縁層に、微小なりラックが発生しえ。
嬉1表 本発明は、絶縁層を形成する絶縁ペース)K含まれるフ
ラックスが、基板となるグリーンシートに含まれるフラ
ックスと同一でかつその含有量がグリーンシートに含ま
れるフラックスよシ多い絶縁ペーストを使用するので絶
縁層の焼結不足が解消されクラック、反シなどの発生を
皆無にするこ手続補正書(自発) 昭和  57年  6 月  3 [)特許庁長官殿 1、事件の表示 昭和5C年特許願第170526号 2、発明の名称 セラミック多層回路基板の製造法 3補正をする者 とあるのを「平均粒径」と訂正します。
以上

Claims (1)

    【特許請求の範囲】
  1. 1、導体ペーストとセラミック質の、絶縁ペーストとを
    セラミックグリーンシート上に41数回印刷し、同時焼
    成してセラミック多層Igl路基板を製造する方法にお
    いて、絶縁ペーストに含まれるフラックスがセラミック
    グリーンシートに含まれるスラックスと同一でかつその
    含有量がセラミックグリーンシートに會まれるフラック
    スよシ多い絶縁ペーストを使用することを特徴とするセ
    ラミック多層回路基板の製造法。
JP17052681A 1981-10-23 1981-10-23 セラミツク多層回路基板の製造法 Granted JPS5871693A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17052681A JPS5871693A (ja) 1981-10-23 1981-10-23 セラミツク多層回路基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17052681A JPS5871693A (ja) 1981-10-23 1981-10-23 セラミツク多層回路基板の製造法

Publications (2)

Publication Number Publication Date
JPS5871693A true JPS5871693A (ja) 1983-04-28
JPS6237918B2 JPS6237918B2 (ja) 1987-08-14

Family

ID=15906565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17052681A Granted JPS5871693A (ja) 1981-10-23 1981-10-23 セラミツク多層回路基板の製造法

Country Status (1)

Country Link
JP (1) JPS5871693A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4883105A (ja) * 1972-02-09 1973-11-06
JPS5074168A (ja) * 1973-11-05 1975-06-18
JPS5696794A (en) * 1979-12-29 1981-08-05 Matsushita Electric Ind Co Ltd Metalizing composition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4883105A (ja) * 1972-02-09 1973-11-06
JPS5074168A (ja) * 1973-11-05 1975-06-18
JPS5696794A (en) * 1979-12-29 1981-08-05 Matsushita Electric Ind Co Ltd Metalizing composition

Also Published As

Publication number Publication date
JPS6237918B2 (ja) 1987-08-14

Similar Documents

Publication Publication Date Title
GB1565421A (en) Manufacture of electrical devices
US3832192A (en) Ceramic dielectric porcelains
JPS5871693A (ja) セラミツク多層回路基板の製造法
JPS6258680B2 (ja)
JP2938931B2 (ja) 窒化アルミニウム基板の製造方法
JPS5871692A (ja) セラミツク多層回路基板の製造法
JPS5871696A (ja) セラミツク多層回路基板の製造法
JPS5871694A (ja) セラミツク多層回路基板の製造法
JPS5871695A (ja) セラミツク多層回路基板の製造法
JPS63215551A (ja) 電気抵抗体及びその製造方法
JPS6238879B2 (ja)
JPS6150395A (ja) セラミツク多層回路基板の製造法
JPH0294595A (ja) 多層セラミツクス基板の製造方法
JPS59132194A (ja) セラミツクの製造法
JPH02267990A (ja) 回路基板の製造方法
JPS63213302A (ja) 電気抵抗体及びその製造方法
JPS5998594A (ja) セラミツク配線板の製造法
JPS63215554A (ja) 電気抵抗体ペ−スト及びその製造方法
JPS63215555A (ja) 電気低抗体ペ−スト及びその製造方法
JPS6117656B2 (ja)
JPS63213307A (ja) 電気抵抗体及びその製造方法
JPS58199595A (ja) セラミツク多層回路基板の製造法
JPH0658841B2 (ja) 抵抗体を有する電子回路基板
JPH0428127B2 (ja)
JPS63213304A (ja) 電気抵抗体及びその製造方法