JPS5871694A - セラミツク多層回路基板の製造法 - Google Patents

セラミツク多層回路基板の製造法

Info

Publication number
JPS5871694A
JPS5871694A JP17052781A JP17052781A JPS5871694A JP S5871694 A JPS5871694 A JP S5871694A JP 17052781 A JP17052781 A JP 17052781A JP 17052781 A JP17052781 A JP 17052781A JP S5871694 A JPS5871694 A JP S5871694A
Authority
JP
Japan
Prior art keywords
paste
flux
green sheet
multilayer circuit
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17052781A
Other languages
English (en)
Other versions
JPS6237919B2 (ja
Inventor
秀次 桑島
上山 守
章三 山名
隆男 山田
矢吹 隆義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP17052781A priority Critical patent/JPS5871694A/ja
Publication of JPS5871694A publication Critical patent/JPS5871694A/ja
Publication of JPS6237919B2 publication Critical patent/JPS6237919B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はセラミック多層回路基板の製造法に関する。
従来セラミック多層回路基板は、予め焼結されたセラミ
ック基板上に導体ペーストを印刷後。
絶縁ペーストを印刷し、これを複数回くり返して多層回
路を形成した後焼成して製造していたが、この方法によ
ると予め焼結されたセラミック基板の焼成収縮率とセラ
ミックグリーンシート(以下グリーンシートという)の
焼成収縮率が異なるため絶縁層にクラックが生じたり1
反りなどが発生する欠点があった。
この欠点を補うためグリーンシート上に前述のごとく導
体ペーストと絶縁ペーストとを用いて多層回路を形成し
、同時焼成する方法が試みられたが、この方法でも多層
印刷した絶縁ペーストが焼結される際にクラックを生ず
る欠点があった。
本発明はかかる欠点のない藝ラミック多層回路基板の製
造法を提供することを目的とするものである。
本発明者らは絶縁層に発生するクラック、反りなどは絶
縁層の焼結不足に起因することに着目し9種々検討を行
なった結果、下層と上層とで別々の絶縁ペーストを使用
し、下層の絶縁ペーストにはグリーンシートに含まれる
フラックスと同一のフラックスでかつフラックスの含有
量もグリーンシートに含まれるフラックスと同量かまた
はそれ以上含有する絶縁ペーストを使用し、上層の絶縁
ペーストには下層の絶縁ペーストに含まれるフラックス
よυ低融点でかつフラックスの含有量も下層の絶縁ペー
ストに含まれるフラックスと同量か−またはそれ以上含
有するitA縁ペーストを使用することにより、絶縁層
の焼結不足が解消し、クラック、反りなどのないセラミ
ック多層回路・基板が製造できることを見出した。
本発明は導体ペーストとセラミック質の絶縁ペーストと
をグリーンシート上に複数回印刷し。
同時に焼成してセラミック多層回路基板を製造する方法
において、下層と上層とでは別々の絶縁ベース)を使用
し、下層の絶縁ペーストにはグリーン7−トに含まれる
フラックスと同一の7ラツクスをグリーンシートに含ま
れるフラックスと同量かまたはそれ以上含有する絶縁ペ
ーストを使用し、上層の絶縁ペーストには下層の絶縁ペ
ーストに含まれるフラックスより低融点でかつフラック
スの含有量も下層の絶縁ペーストに含まれるフラックス
と同量かまたはそれ以上含有する絶縁ペーストを使用す
るセラミック多層回路基板の製造法に関する。
なお本発明において下層に使用される絶縁ペーストは基
体となるグリーンシートに含まれるフラックスと同一で
あればその配合は何ら制限されず、また絶縁ペーストに
含まれるフラックスの含有量はグリーンシートに含まれ
るフラックスと同量かまたはグリーンシートよシ多いこ
とが必要である。もしグリーンシートより少ない場合は
絶縁層の焼結不足を解消することはできず1本発明の目
的を達成することはできない。
上層に使用される絶縁ペーストは下層に使用される絶縁
ペーストより低融点であれは良く七の配合は何ら制限さ
れず、また絶縁ペーストに含まれるフラックスの含有量
は下層絶縁ペーストに含まれるフラックスと同量かマf
Cはグリーンシートより多いことが必要である。もし下
層用絶縁ペーストより少ない場合は、絶縁層の焼結不足
を解消することはできず本発明の目的を達成することは
できない。下層とは基体となるグリーンシート側の一層
望ましくは層数の1/2以下をさし9両面に絶縁層を印
刷する場合も同一概念である。
本発明において印刷される導体ペーストの種類等は制限
されず、また印刷される絶縁ペーストの厚さも制限され
ない。
以下実施例により本発明を説明する。
実施例1 平均結晶粒径2μmの高純度アルミナ(アルミナ純度9
9.51以上)96.2重量部に第1表に示すフラック
ス1を3.8重量部添加し、均一に混合して原料粉Aと
した。
この原料粉A100重量部にバインダーとしてポリビニ
ルブチラール樹脂を8重量部、可塑剤としてフタル酸エ
ステル4重量部、溶剤としてブタノール20Mf#部、
  トリクロルエチレン50重量部を添加し、ボールミ
ルにて均一に混合してセラミックスリップとした後、テ
ープキャスティング法により厚み0.81のグリーンシ
ートを得た。
次いで前述の高純度アルミナ95g量部に前述の7ラツ
クス1を5重量部添加し、均一に混合して原料粉Bとし
、さらに上記と同じ工程を経て絶縁ペースト1を得た。
また上記とは別に前述の高純度アルミナ945重量部に
第1表に示す7ラツクス2を5.51量部添加し、均一
に混合させて原料粉Cとし、さらに上記と同じ工程を経
て絶縁ペースト2を得た。
矢に前述のグリーンシート上にW(夕/ゲステン)導体
ペースト(アサヒ化学製、商品名3TW−1000)を
印刷して回路を形成した後その上部に前述の絶縁ペース
ト1を30μmの厚さに印刷し。
この工程を2回すなわち導体ペーストおよび絶縁ペース
ト1の印刷を交互に2回くシ返し、さらにその上部に絶
縁ペースト2を使用して上記と同様に導体ペーストおよ
び絶縁ペースト2の印刷を交互に2回くり返し、4層の
多層回路を形成した。
その後空気中で300℃まで50℃/時間の昇温速度で
加熱し、300℃からは水素雰囲気で30℃/時間の昇
温速度で1500℃まで昇温させてグリーンシート、導
体ペーストおよび絶縁ペースト1.2を同時焼成し、セ
ラミック多層回路基板を得た。
このセラミック多層回路基板について外−を観察したが
クラックおよび反りは発生しなかった。
比較例1 実施例1で使用したグリーンシート上に実施例!で使用
した導体ペーストを印刷して回路を形成した後その上部
に第1表に示すフラックスlを3.8電量部含有するセ
ラミックスリップヲ絶縁ペーストしたものを30μmn
の厚さに印刷しこの工程を4回く9返して4層の多項目
を形成した後、以下実施例1と同様の条件でグリーンシ
ート、導体ペーストおよび絶縁ペーストを同時焼成して
セラミック多層回路基板を得た。
このセラミック多層回路基板について外観を観察したと
ころ絶縁層に微少なりラックが発生した。
第1表 本発明は絶縁層を形成する絶縁ペーストを下層と上層で
使いわけ、下層の絶縁ペーストにはグリーンシートに含
まれるフラックスと同一のフラックスをグリーンシート
に含まれるフラックスと同量かまたはそれ以上含有する
絶縁ベニ−ストを使用し、上層の絶縁ペーストには下層
の絶縁ペーストに含まれるフラックスよ)低融点でかつ
フラックスの含有量も下層の絶縁ペーストに含まれるフ
ラックスと同量かまたはそれ以上含有する絶縁ペースト
を使用するので絶縁層を十分に焼結することができ、ク
ラック、反りなどの発生を皆無にすることがで酋る。
手続補正書1発) 特許庁長官殿 1、事件の表示 昭和56年特許願第170527号 2、発明の名称 セラミック多層回路基板の製造法 3、補正をする者 事件との関係     特許出願人 名 称 (os+ 8立化成工業株式会社4、代 理 
Å 以上

Claims (1)

    【特許請求の範囲】
  1. 1、導体ペーストとセラミック質の絶縁ペーストとをセ
    ラミックグリーンシート上に複数回印刷し、同時に焼成
    してセラミック多層回路基板を製造する方法において、
    下層と上層とでは別々の絶縁ペーストを使用し、下層の
    絶縁ペーストにはセラミックグリーンシートに含まれる
    7ラツクスと同一の7ラツクスをセラミックグリーンシ
    ートに含まれるフラックスと同量かまたはそれ以上含有
    する絶縁ペーストを使用し、上層の絶縁ペーストには下
    層の絶縁ペーストに含まれるフラックスよシ低融点でか
    つフラックスの含有量も下層の絶縁ペーストに含まれる
    フラックスと回置かまたはそれ以上含有する絶縁ペース
    トを使用することを特徴とするセラミック多層回路基板
    の製造法。
JP17052781A 1981-10-23 1981-10-23 セラミツク多層回路基板の製造法 Granted JPS5871694A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17052781A JPS5871694A (ja) 1981-10-23 1981-10-23 セラミツク多層回路基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17052781A JPS5871694A (ja) 1981-10-23 1981-10-23 セラミツク多層回路基板の製造法

Publications (2)

Publication Number Publication Date
JPS5871694A true JPS5871694A (ja) 1983-04-28
JPS6237919B2 JPS6237919B2 (ja) 1987-08-14

Family

ID=15906582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17052781A Granted JPS5871694A (ja) 1981-10-23 1981-10-23 セラミツク多層回路基板の製造法

Country Status (1)

Country Link
JP (1) JPS5871694A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4883105A (ja) * 1972-02-09 1973-11-06
JPS5074168A (ja) * 1973-11-05 1975-06-18
JPS5696794A (en) * 1979-12-29 1981-08-05 Matsushita Electric Ind Co Ltd Metalizing composition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4883105A (ja) * 1972-02-09 1973-11-06
JPS5074168A (ja) * 1973-11-05 1975-06-18
JPS5696794A (en) * 1979-12-29 1981-08-05 Matsushita Electric Ind Co Ltd Metalizing composition

Also Published As

Publication number Publication date
JPS6237919B2 (ja) 1987-08-14

Similar Documents

Publication Publication Date Title
JP2006165585A (ja) セラミック多層プリント回路基板
JP2001028476A (ja) 歪みのない回路を形成する方法
JPS5871694A (ja) セラミツク多層回路基板の製造法
JPS59101896A (ja) セラミツク多層回路基板の製造法
JPS5871696A (ja) セラミツク多層回路基板の製造法
JPS5871693A (ja) セラミツク多層回路基板の製造法
JPH02122598A (ja) セラミック多層配線基板とその製造方法
JPS5871695A (ja) セラミツク多層回路基板の製造法
JPS5871692A (ja) セラミツク多層回路基板の製造法
JPS622406A (ja) 多層基板用絶縁ペ−スト
JPS5998594A (ja) セラミツク配線板の製造法
JPH0588557B2 (ja)
JPS6238879B2 (ja)
JPS58199595A (ja) セラミツク多層回路基板の製造法
JPS6150395A (ja) セラミツク多層回路基板の製造法
JPS5998595A (ja) セラミツク基板の製造法
JPS6117656B2 (ja)
JPH04334803A (ja) 導体ペースト組成物およびセラミックス基板
JPH0294595A (ja) 多層セラミツクス基板の製造方法
JPS6175595A (ja) 厚膜多層板
JPS6045096A (ja) セラミツク多層配線板
JPS58122799A (ja) セラミツク配線板
JPS63215551A (ja) 電気抵抗体及びその製造方法
JPS59132194A (ja) セラミツクの製造法
JPS61170094A (ja) セラミツク多層配線基板の製造法