JPS6237918B2 - - Google Patents

Info

Publication number
JPS6237918B2
JPS6237918B2 JP56170526A JP17052681A JPS6237918B2 JP S6237918 B2 JPS6237918 B2 JP S6237918B2 JP 56170526 A JP56170526 A JP 56170526A JP 17052681 A JP17052681 A JP 17052681A JP S6237918 B2 JPS6237918 B2 JP S6237918B2
Authority
JP
Japan
Prior art keywords
green sheet
paste
multilayer circuit
insulating
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56170526A
Other languages
English (en)
Other versions
JPS5871693A (ja
Inventor
Mamoru Kamyama
Takayoshi Yabuki
Shozo Yamana
Hideji Kuwajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP17052681A priority Critical patent/JPS5871693A/ja
Publication of JPS5871693A publication Critical patent/JPS5871693A/ja
Publication of JPS6237918B2 publication Critical patent/JPS6237918B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
本発明はセラミツク多層回路基板の製造法に関
する。 従来、セラミツク多層回路基板は、予め焼結さ
れたセラミツク基板上に導体ペーストを印刷後、
絶縁ペーストを印刷し、これを複数回くり返して
多層回路を形成した後焼成して製造していたが、
この方法によると焼成の際に絶縁層は予め焼結さ
れたセラミツク基板より収縮が大であるため絶縁
層にクラツクが生じたり、反りなどが発生する欠
点があつた。 この欠点を補うため特公昭55―7957号公報、特
公昭55―24271号公報等に示されるようにセラミ
ツクグリーンシート(以下グリーンシートとい
う)上に導体ペーストと絶縁ペーストとを用いて
印刷法で多層回路を形成し、同時焼成する方法を
試みたが、あまり効果的ではなかつた。 また、フラツクスを含むグリーンシートを粉砕
した後、溶剤を加えて再溶解した絶縁ペーストを
用いて上記と同様に導体ペーストと共に印刷法で
多層回路を形成し、同時焼成する方法を試みた
が、このような方法でも多層印刷した絶縁ペース
トが焼結される際に第3図に示すように絶縁層2
にクラツク1を生ずる欠点があつた。なお第3図
において3は絶縁層2の下面の導体層である。 上記の他に特公昭54―38291号公報に示される
ように仮基板上に導体ペーストとフラツクスを含
有する絶縁ペーストとを用いて印刷法で積層物を
一体に焼結せしめ、焼結時または焼結後に前記の
仮基板を積層物から取除いて積層セラミツク基板
を製造する方法があるが、この方法は、仮基板上
面の絶縁層(グリーンシートに相当する)および
他の絶縁層を形成するのに、全て同質のフラツク
スを含有する絶縁ペーストを使用するため、前述
のフラツクスを含むグリーンシートを粉砕した
後、溶剤を加えて再溶解した絶縁ペーストを用い
て導体ペーストと共に印刷法で多層回路を形成
し、同時焼成する方法と同様の構造となり、絶縁
層にクラツクが生じる欠点がある。 本発明はかかる欠点のないセラミツク多層回路
基板の製造法を提供することを目的とするもので
ある。 本発明者らは絶縁層に発生するクラツク、反り
などは絶縁層の焼結不足に起因することに着目
し、絶縁ペースト中に含まれるフラツクスの成
分、含有量、融点、粒径などについて種々検討を
行なつた結果、従来使用していた絶縁ペーストに
代えて、絶縁ペーストに含まれるフラツクスがグ
リーンシートに含まれるフラツクスと同一でかつ
その含有量がグリーンシートに含まれるフラツク
スより多い絶縁ペーストを使用したところ焼成不
足が解消し、クラツク、反りなどのないセラミツ
ク多層回路基板が製造できることを見出した。 本発明は導体ペーストとセラミツク質の絶縁ペ
ーストとをグリーンシート上に複数回印刷し同時
焼成してセラミツク多層回路基板を製造する方法
において、絶縁ペーストに含まれるフラツクスが
グリーンシートと同一でかつその含有量がグリー
ンシートに含まれるフラツクスより多い絶縁ペー
ストを使用するセラミツク多層回路基板の製造法
に関する。 なお本発明において絶縁ペーストに使用される
フラツクスはグリーンシートに使用されているも
のと同一であれば良く、その配合は制限されな
い。またその含有量はグリーンシートに使用され
ているものより多いことが必要であり、同一また
はグリーンシートより少ない場合は絶縁層の焼結
不足を解消することはできず、本発明の目的を達
成することはできない。されどグリーンシートが
アルミナ純度96%以上の場合には、絶縁ペースト
に使用されるフラツクス量は4〜15重量%の範囲
が望ましい。 本発明において、印刷される導体ペーストの種
類等は制限されず、また印刷される絶縁ペースト
の厚さも制限されない。 以下実施例により本発明を説明する。 実施例 1 平均粒径2μmの高純度アルミナ(アルミナ純
度99.5%以上)96.2重量部に、第1表に示すフラ
ツクスを3.8重量部添加し均一に混合して、原料
粉Aとした。 この原料粉A100重量部にバインダーとしてポ
リビニルブチラール樹脂8重量部、可塑剤として
フタル酸エステル4重量部、溶剤としてブタノー
ル20重量部、トリクロルエチレン50重量部を添加
し、ボールミルにて均一に混合してセラミツクス
リツプとした後、テープキヤステイング法により
厚み0.8mmのグリーンシートを得た。 次いで前述の高純度アルミナ95重量部に第1表
に示すフラツクスを5重量部添加し均一に混合し
て原料粉Bとし、さらに上記と同じ工程を経て絶
縁ペーストを得た。次に前述のグリーンシート上
にW(タングステン)導体ペースト(アサヒ化学
製、商品名3TW―1000)を印刷して回路を形成
した後、その上部に前述の絶縁ペーストを30μm
の厚さに印刷し、この工程を4回くり返して4層
の多層回路を形成した。その後空気中で300℃ま
で50℃/時間の昇温速度で加熱し、300℃からは
水素雰囲気で30℃/時間の昇温速度で1500℃まで
昇温させてグリーンシート、導体ペーストおよび
絶縁ペーストを同時焼成しセラミツク多層回路基
板を得た。 このセラミツク多層回路基板について外観を観
察したが絶縁層にクラツクは発生しなかつた。第
1図にセラミツク多層回路基板の絶縁層2の表面
の顕微鏡写真を示す。第1図から絶縁層2にクラ
ツクが発生しないことは明らかである。なお第1
図において3は絶縁層2の下面の導体層である。 比較例 1 実施例1で使用したグリーンシート上に第1表
に示すフラツクス分を3.8重量部含有するセラミ
ツクスリツプを絶縁ペーストとして使用し、実施
例1と同様の方法により4層の多層回路を形成し
た後、以下実施例1と同様の条件でグリーンシー
ト、導体ペーストおよび絶縁ペーストを同時焼成
してセラミツク多層回路基板を得た。 このセラミツク多層回路基板について外観を顕
微鏡で観察したところ第2図に示すように絶縁層
2に、微小なクラツク1が発生した。なお第2図
において3は絶縁層2の下面の導体層である。
【表】 本発明は、絶縁層を形成する絶縁ペーストに含
まれるフラツクスが、基板となるグリーンシート
に含まれるフラツクスと同一でかつその含有量が
グリーンシートに含まれるフラツクスより多い絶
縁ペーストを使用するので絶縁層の焼結不足が解
消されクラツク、反りなどの発生を皆無にするこ
とができる。
【図面の簡単な説明】
第1図は、実施例で得たセラミツク多層回路基
板の表面の顕微鏡写真、第2図は、比較例で得た
セラミツク多層回路基板の表面の顕微鏡写真およ
び第3図は、従来法で得たセラミツク多層回路基
板の表面の顕微鏡写真である。 符号の説明 1…クラツク、2…絶縁層、3…
導体層。

Claims (1)

    【特許請求の範囲】
  1. 1 導体ペーストとセラミツク質の、絶縁ペース
    トとをセラミツクグリーンシート上に複数回印刷
    し、同時焼成してセラミツク多層回路基板を製造
    する方法において、絶縁ペーストに含まれるフラ
    ツクスがセラミツクグリーンシートに含まれるフ
    ラツクスと同一でかつその含有量がセラミツクグ
    リーンシートに含まれるフラツクスより多い絶縁
    ペーストを使用することを特徴とするセラミツク
    多層回路基板の製造法。
JP17052681A 1981-10-23 1981-10-23 セラミツク多層回路基板の製造法 Granted JPS5871693A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17052681A JPS5871693A (ja) 1981-10-23 1981-10-23 セラミツク多層回路基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17052681A JPS5871693A (ja) 1981-10-23 1981-10-23 セラミツク多層回路基板の製造法

Publications (2)

Publication Number Publication Date
JPS5871693A JPS5871693A (ja) 1983-04-28
JPS6237918B2 true JPS6237918B2 (ja) 1987-08-14

Family

ID=15906565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17052681A Granted JPS5871693A (ja) 1981-10-23 1981-10-23 セラミツク多層回路基板の製造法

Country Status (1)

Country Link
JP (1) JPS5871693A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4883105A (ja) * 1972-02-09 1973-11-06
JPS5074168A (ja) * 1973-11-05 1975-06-18
JPS5696794A (en) * 1979-12-29 1981-08-05 Matsushita Electric Ind Co Ltd Metalizing composition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4883105A (ja) * 1972-02-09 1973-11-06
JPS5074168A (ja) * 1973-11-05 1975-06-18
JPS5696794A (en) * 1979-12-29 1981-08-05 Matsushita Electric Ind Co Ltd Metalizing composition

Also Published As

Publication number Publication date
JPS5871693A (ja) 1983-04-28

Similar Documents

Publication Publication Date Title
US4109377A (en) Method for preparing a multilayer ceramic
JPH0157054B2 (ja)
JPH09260844A (ja) セラミック多層基板の製造方法
JPS6237918B2 (ja)
JPS6237920B2 (ja)
JPS6237917B2 (ja)
JPS6237919B2 (ja)
JPS6238879B2 (ja)
JPS6258680B2 (ja)
JPS6238877B2 (ja)
JP3222296B2 (ja) 導電性インキ
JPS6238878B2 (ja)
JPH0650792B2 (ja) 耐酸化金属導体を含むセラミック構造体及びその製造方法
JP2664274B2 (ja) セラミック用メタライズ組成物
JPS6361799B2 (ja)
JPH06132664A (ja) セラミックス多層基板の製造方法
JP2002231049A (ja) 導電性ペースト
JPH0289387A (ja) 銅導体ペーストと多層セラミックス基板
JPS5998595A (ja) セラミツク基板の製造法
JPH02267990A (ja) 回路基板の製造方法
JPH0521931A (ja) ガラスセラミツク基板の製造方法
JPS5998594A (ja) セラミツク配線板の製造法
JPS5871695A (ja) セラミツク多層回路基板の製造法
JPS6238880B2 (ja)
JPS6255319B2 (ja)