JPS586975B2 - 遠隔モデム・アダプタ - Google Patents

Description

【発明の詳細な説明】 本発明は構成及び制御ユニットに関連して使用される遠
隔モデム・アダプタに係る。

この構成及び制御ユニット（以下“ＣＡＣＵ”と略称）
とは例えばヘテロジニアス型の多重システム、すなわチ
異種のプロセッサ、種々のチャネル・クロスバ・スイッ
チ、チャネル−Ｉ／Ｏ制御ユニット・スイッチ、操作卓
、サービス・プロセッサ、等を含む多重システムの構成
を集中的に制御するようなものである。

ここで、ＣＡＣＵに関する以下の記載は本発明の理解を
容易にするためその技術的背景乃至環境の説明を与える
にすぎないこと、そしてＣＡＣＵに関連して使用される
本発明の遠隔モデム・アダプタは特に第４Ａ図及び第４
Ｂ図を参照して以下で詳述されること、が注意さるべき
である。

構成制御の背景 本発明に関連して後述されるＣＡＣＵは再構成制御だけ
ではなく、初期設定及び構成制御を可能にする。

つまり、このＣＡＣＵはすべての状況について多重シス
テムを初期設定及び構成することができ、たとえばどの
ユニットも故障していないときは多重システムの諸資源
を最も効率的に動作させることができる。

再構成はユニットが故障したとき動作している構成のサ
ブセットである。

多重システムは１以上のデータ処理システムをゆるく又
は緊密に結合した１つのハードウエア配列であって、こ
れらのデータ処理システムの相互作用を必要とする目標
を達成するのに適しているが、これらのデータ処理シス
テムのアーキテクチャは同じでもよく、異なっていても
よい。

データ処理システムの再構成制御については、数多くの
先行技術が存在する。

しかし、そのいずれにも、ヘテロジニアス型の多重シス
テム中にあるスイッチ可能なすべてのユニットや装置の
構成を集中的に制御することは示されていない。

本発明に関連して後述されるＣＡＣＵはヘテロジニアス
型のデータ処理システム全体に対する集中的な構成制御
を与えるものである。

先行技術の構成制御ハードウエアは、ヘテロジニアスな
多重システムの構成を制御する際に完全な融通性を与え
且つプロセッサ及びＩ／Ｏ装置、等の永久的なグループ
分けを必要としないような、単独のユニットとして与え
られなかった。

本発明に関連して後述されるＣＡＣＵは諸プロセッサ間
の共通バスを必要としないばかりか、米国特許第３８１
２４６８号に開示されている如き、ＣＡＣＵと諸プロセ
ッサの間の特殊な再構成ハードウエア・ユニットも必要
としない。

サブシステム再構成能力の例は、米国特許第３２５３２
６２号、第３４１３６１３号、又は第３８１２４６８号
に示されている。

また、本発明に関連して後述されるＣＡＣＵは任意のＩ
／Ｏ制御ユニットを特定のプロセッサに永久的に関連付
けることも必要としない。

かくて、このＣＡＣＵは任意のＩ／Ｏ制御ユニットを任
意のプロセッサへ交叉結合することができ、よって多重
システムの構成制御に完全な融通性を与えている。

どの先行技術もこのように完全な構成能力を示していな
い。

たとえば、米国特許第３８１２４６８号の多重システム
では、そのＩ／Ｏ制御ユニットを一方のプロセッサから
他方のプロセッサへ交叉結合することはできないのであ
り、わずかに１つのプロセッサ及びＩ／Ｏ制御ユニット
から成る処の永久的に接続されたサブシステムを多重シ
ステムから除去することができるにすぎない。

本発明に関連して後述されるＣＡＣＵは諸プロセッサを
予定のサブシステムへ分割することを必要としない。

また、多重システムを構成するために任意のプロセッサ
を停止する必要はなく、しかも任意のプロセッサの主制
御プログラムをロードする必要もない。

従って、このＣＡＣＵは、同種のモジュールから成る諸
グループ間で構成スイッチングを行なうような均質型の
、すなわちホモジニアス型のシステムを必要としない。

このようなシステムは米国特許第３６４１５０５号に示
されている。

現用システムでそのシステム構成を制御する最も普通の
方法は、構成制御の専用ハードウエアによらないで、デ
ータ処理システムの主記憶に置かれたオペレーテイング
・システムの一部としてその構成を制御することである
。

米国特許第３２００２８０号に示された１つの例は、交
叉スイッチング及びスイッチ・インターロック回路によ
って得られる構成を制御するためにプログラムに依存し
ている。

同様に、米国特許第３８２８３２１号には、中央プロセ
ッサと記憶装置を２重に設置し、スイッチングを必要と
する状況を回復制御回路が検出するとき、プログラムに
よってこの一方へスイッチするようにした例が示されて
いる。

システムの主記憶に置かれたプログラムによって制御を
行なうと、システムが故障したときに構成を復元するこ
とができないという問題が起こる。

というのは、現用の計算機は非持久性（揮発性）の主記
憶を備えているので、電源が一時的に異常フ化する場合
にはすべての構成情報が失われることになり、或いは記
憶保護が不正に使用される場合には構成情報が不正に書
込まれて失われてしまうからである。

本発明はこのような問題を回避するためにシステムの主
記憶及びＣＡＣＵの記憶ユニットとは別のハードウエア
構成要素を設け、そこに現在の構成情報を永久的に、す
なわち持久的に記憶させているので、主記憶にどのよう
なことが起ろうとも構成情報が失われることはないし、
また故障時に存在していた正確な構成をＣＡＣＵを介し
て回復させることができる。

先行技術に見られる多くの再構成技法は、極めて効率が
低い。

たとえば、古い技法によれば、１次（主）プロセッサと
２次（待機）プロセッサが設けられ、１次プロセッサに
置かれた保守プログラムがオン・ライン・ユニットの故
障を検出するとき、１次プロセッサから２次プロセッサ
へのスイッチングが行われる。

この技法は、たとえば、米国特許第３３０３４７３号、
第３４０９８７７号、第３５６２７１６号又は第３６２
３０１４号に示されている。

本発明が使用される環境にはこのように専用化された１
次及び２次ユニットは存在しないが、第一義的に云えば
そのすべてのユニットは本発明の遠隔モデム・アダプタ
及び他のアダプタの制御下で多重システムの構成におい
て活動的でありえ、そしてこの構成はシステム中の任意
のプロセッサ又は操作卓から信号が生ぜられるとき本発
明の遠隔モデム・アダプタ及び他のアダプタを介してＣ
ＡＣＵによって変更することができる。

もつとも、或るプロセッサ及び／又は操作卓がこのよう
な特権を有さないと予定されていれば別である。

米国再発行特許第２７７０３号に開示された分散型の構
成制御機構では、プロセッサの各々に構成制御レジスタ
が設けられ、そしてすべての該レジスタは同じ構成情報
の複写をそれぞれ保持しているので、或るプロセッサが
故障したとしても、他のプロセッサに置かれた複写を利
用してシステム構成を復元することができる。

しかしながら、電源が故障してすべてのプロセッサを停
止させてしまえば、この電源故障時に存在していたシス
テム構成を復元するために構成制御レジスタの内容に依
存することはできない。

本発明に関連して後述されるＣＡＣＵはこのような分散
型の構成制御レジスタを備えていないし、それぞれのプ
ロセッサに同じ構成情報を置くことも要しない。

その代わりに、本発明の遠隔アダプタ及び他のアダプタ
に持久性の構成記憶装置を設け、そこに多重システムの
現在の構成制御情報の唯１つの複写を記憶しておき、そ
して電源全体の故障を含む多重システムの総合的又は部
分的故障が生じたとき存在していた多重システムの構成
を復元するために、前記複写を利用するようにしている
。

多重システムの構成制御を司るべく本発明に関連して使
用されるＣＡＣＵは、独立のユニットでよく、多重シス
テムに含まれるプロセッサ又はＩ／Ｏ制御ユニットの一
部ではない。

さらに、このＣＡＣＵはその制御下で多重システムの構
成テータを周期的にチェックポイントするので、現在使
用されていないが予め定められた種々の多重システム構
成の組合わせの如き背景的な構成制御情報を、多重シス
テムが故障したときに回復することができる。

従って、本発明の目的は、前述の如きＣＡＣＵを介して
任意のプロセッサと任意の遠隔ユニットとの間で時間−
多重化（ＴＭ）データを通信し且つ該データをスイッチ
することができるような遠隔モデム・アダプタを提供す
ることにある。

本発明の他の目的は、構成コマンドを含ム諸コマンドを
時間−多重化線を介してＣＡＣＵと送受することができ
る遠隔モデム・アダプタを提供することにある。

本発明の他の目的は、ＣＡＣＵから与えられるコマンド
に応答して遠隔ユニットの構成を正規オペレーションの
ために変更するか、又はシステムの故障発生時に存在し
ていた構成状態へシステムを回復することができるよう
な遠隔モデム・アダプタを提供することにある。

一般的に説明すれば、本発明の遠隔モデム・アダプタと
関連して使用されるＣＡＣＵはチャネル・アダプタへ接
続され、該アダプタは多重システム中にある各プロセッ
サのチャネルへ接続される。

このチャネル・アダプタはチャネルとＣＡＣＵ中のマイ
クロプロセッサとの間で信号授受を行わしめるためのも
のである。

プロセッサから与えられるコマンドはＣＡＣＵへのコマ
ンドを含んでおり、該コマンドはＣＡＣＵによる多重シ
ステムの構成方法を制御する。

それ自体の記憶ユニットを備えたＣＡＣＵのマイクロプ
ロセッサは、受取られたチャネル・コマンドに応答して
、適当なシステム・ユニットをスイッチさせるようなコ
マンドを送出する。

ＣＡＣＵは次のように呼ばれる２種類の出力アダプタを
備えている。

すなわち、（１）或る型のチャネル・スイッチを制御す
るための並列ワイア線（以下“ＰＷＬ”と略称）アダプ
タ、（２）他の型のチャネル・スイッチを制御するため
の時間−多重化線（以下“ＴＭＬ”と略称）アダプタ、
である。

チャネル・スイッチはドラム、デイスク、高速テープ、
等のテータ・レートが高い装置をスイッチするが、これ
らの装置と授受されるデータはＣＡＣＵを通過しない。

というのは、ＣＡＣＵはそれらの構成制御情報のみを取
扱かうからである。

また、ＣＡＣＵはそのＴＭＬアダプタを通して端末、操
作卓、サービス・プロセッサ、テープ、デイスク、ＣＲ
Ｔ、印刷装置、等へデータを転送させることによりこれ
らの装置のチャネル・スイッチ及びデータ接続手段とし
ても動作することができる。

ＴＭＬアダプタから本発明の遠隔モデム・アダプタ（以
下“ＲＭ”と略称）には同軸ケーブルが接続されている
ので、遠隔装置の各々はスイッチング信号又はデータを
受取ることができる。

多重システムにおける構成制御の一般的説明以下でなさ
れる多重システムにおける構成制御の一般的説明、ＣＡ
ＣＵの概要及び詳細に関する説明、ＴＭＬアダプタ及び
ＰＷＬアダプタに関する説明は、第４Ａ図及び第４Ｂ図
を参照して説明される本発明のＲＭアダプタとの関連に
おいて与えられており、その限りにおいて理解すべきも
のである。

第１図の多重システムは複数のプロセッサ（ＣＰＵ）１
乃至Ｎを含んでおり、その各々はそれ自体のチャネル（
ＣＨ）をそれぞれ１つ以上有している。

これらのプロセッサは同種である必要はないので、以下
ではそのように想定して説明を行なう。

従って、或るプロセッサとしてＩＢＭシステム／３７０
を使用し、他のプロセッサとしてＩＢＭシステム／３を
使用することもできる。

プロセッサ１はチャネルＡ乃至Ｃを有し、プロセッサ２
はチャネルＡ及びＢを有し、プロセッサＮはチャネルＡ
及びＢを有する。

また、プロセッサ１及び２は操作卓１０１及び１０２を
有するが、プロセッサＮは操作卓を全く有しないものと
する。

さらに、プロセツサ２はそれ自体のサービス・プロセツ
サ１０３を有しており、このプロセッサ１０３は線１０
４を介してプロセッサ１へ接続されている。

ＣＡＣＵは各プロセッサの１チャネルへ接続されるので
、各プロセッサはシステム構成情報及びコマンドをＣＡ
ＣＵと通信することができる。

また、信頼性を保証するために、任意のプロセッサ（図
示せず）からの２つ以上のチャネルがＣＡＣＵのチャネ
ル・アダプタ２０１へ接続される場合には、これらのチ
ャネルのうち１つが故障したとしても、このプロセッサ
はＣＡＣＵとの通信を維持することができる。

チャネル・アダプタ２０１はこれらのチャネルのチャネ
ル−Ｉ／Ｏ間インターフェースへ接続されるが、これは
現用計算機のチャネル−Ｉ／Ｏ制御ユニット間インター
フェースでもよい。

ＣＡＣＵは一意的アドレスを有しており、該アドレスは
プロセッサの側からすれば、Ｉ／Ｏ制御ユニット・アド
レスのように見える。

また、以下で“クロスバ・スイッチ”と略称する複数の
チャネル・クロスバ・スイッチ（ＣＨＸＢ ＳＷ）１乃
至Ｍが設けられ、該スイイチの諸入力は図示の如く諸チ
ャネルへ接続されている６クロスバ・スイッチのサイズ
は同じである必要はない。

たとえば、クロスバ・スイッチ１が３入力４出力のサイ
ズを有するのに対し、クロスバ・スイッチＭは４入力４
出力のサイズを有する。

従って、クロスバ・スイッチの各々はＩＢＭ２９１４ス
イッチング・ユニットと同じ構造を有してもよい。

かくて、クロスバ・スイッチのチャネル入力は任意のチ
ャネルへ接続することができる。

クロスバ・スイッチの各々は任意のチャネル入力をその
任意の出力へ接続することができ、そしてこれらの出力
はチャネル出力の様式でＩ／Ｏ制御ユニット（Ｉ／Ｏ
ＣＵ）又は該制御ユニットに対し多重チャネル入力を与
える処のチャネル−制御ユニット・スイッチ（以下“チ
ャネル・スイッチ”と略称）へ接続することができる。

たとえば、クロスバ・スイッチ１は該チャネルへ接続さ
れた３チャネルの任意のものを４チャネル・スイッチ１
２へ接続することができる。

同様に、クロスバ・スイッチ１の出力２は２チャネル・
スイッチ１１０入力ＢとＩ／Ｏ制御ユニット３及び５へ
接続される。

クロスバ・スイッチ１の出力３は４チャネル・スイッチ
１２の入力Ｄへ接続され、クロスバ・スイッチ１の出力
４は２チャネル・スイッチ１３の入力Ａへ接続される。

このようにして、クロスバ・スイッチ１の諸入力へ接続
された３チャネルは、（１）Ｉ／Ｏ制御ユニット６、（
２）Ｉ／Ｏ制御ユニット４，３又は５の１つ、及び（３
）Ｉ／Ｏ制御ユニット７、の３つにそれぞれ同時に接続
することができる。

１つのチャネルが複数のＩ／Ｏ制御ユニットへ接続され
る場合、このチャネルはそれぞれのチャネルに供給され
るＩ／Ｏ制御ユニット・アドレスに応じて唯一つのＩ／
Ｏ制御ユニットを選択することができる。

同様に、クロスバ・スイッチＭへ接続された４チャネル
のうち任意の３つを、（１）２チャネル・スイッチ１３
を介してＩ／Ｏ制御ユニット７へ、そして（２）Ｉ／Ｏ
制御ユニットＫへ、それぞれ同時に接続することができ
る。

スイッチＭの出力１は接続されていないので、予備の接
続のために利用できる。

ＣＡＣＵは２種類の出力制御接続を与える。

すなわち、第１のものはＣＡＣＵのＰＷＬアダプタ２３
０から与えられるＰＷＬ制御出力であり、第２のものは
ＴＭＬアダプタ２４０から与えられるＴＭＬ出力である
。

ＰＷＬ出力１乃至Ｒは諸クロスバ・スイッチ、４チャネ
ル・スイッチ１２及び２チャネル・スイッチ１１，１３
の諸入力へ接続される。

従って、第１図の結線様式によれば、クロスバ・スイッ
チ１０制御入力がＰＷＬアダプタ２３０のＰＭＬ−Ｒ出
力へ接続されるのに対し、クロスバ・スイッチＭの制御
入力はＴＭＬアダプタ２４０のＴＭＬ−Ｐへ接続される
。

ＴＭＬ出力１乃至Ｐは制御さるべき諸ユニットのＲＭへ
それぞれ接続される。

ＣＡＣＵの概要 ＣＡＣＵＤま多重システム中の各プロセッサへ接続され
、該プロセッサから構成及び制御コマンドやデータを受
取ることができる。

ＣＡＣＵは多重システム中の諸ユニットへ２種類の出力
を与える。

すなわち、ＰＷＬアダプタ２３０の出力と、ＴＭＬアダ
プタ２４０の出力である。

ＴＭＬアダプタ２４０に接続されるユニットには、本発
明のＲＭが備えられる。

ＰＷＬアダプタ２３０へ接続されたユニットはスイッチ
ング信号のみを受取り、ＣＡＣＵからのデータは受取ら
ない。

ＴＭＬアダプタ２４０へ接続されたユニットはスイッチ
ング信号又はデータを受取り、そして保守情報をＴＭＬ
アダプタ２４０へ転送することができる。

ＰＷＬアダプタ２３０又はＴＭＬアダプタ２４０は、ク
ロスバ・スイッチ、４チャネル・スイッチ、２チャネル
・スイッチを介して、データ・レートの高い諸装置を制
御することができる。

これらのスイッチは、主としてシステムＩ／Ｏ装置のた
めに割当てられたチャネルから、データと制御コマンド
を直接に受取る。

ＣＡＣＵ中の時間−多重化（以下“ＴＭ”と略称）及び
マイクロプロセッサ・オペレーションは、ＣＡＣＵを通
過するデータのレートを制御することがある。

従って、多重システム中の任意のプロセッサと通信する
ことができるようにするため、データ・レートが低い装
置のデータ入力／出力を（チャネル・スイッチングを介
さずに）ＴＭＬアダプタ２４０へ直接接続することが行
われる。

かくて、ＰＷＬアダプタ２３０が構成スイッチング信号
のみを供給できるのに対し、ＴＭＬアダプタ２４０はＣ
ＡＣＵとの間で構成、保守又は制御信号のいずれか又は
データを授受することができる。

このように、ＣＡＣＵは接続された任意のチャネルと授
受されるテータをＴＭＬアダプタ２４０の任意の出力へ
スイツチすることができるので、これはＴＭＬアダプタ
２４０を通してデータを受取るようなすべてのユニット
に対する独特なチャネル・スイッチでもある。

要するに、ＣＡＣＵはＴＭＬに接続された外部装置と任
意のプロセッサとの間のデータ接続を完成することがで
きる。

たとえば、遠隔操作卓１０５は、サービス・プロセッサ
１０３及びローカル操作卓１０２と同じように、任意の
プロセッサへ接続することができる。

ＣＡＣＵの詳細 第２図はＣＡＣＵの内部構造を示す。

ＣＡＣＵに含まれるチャネル・アダプタ２０１は複数の
チャネル・インターフェース・コネクタ（ＣＨＩＴＦ）
１乃至Ｎを有する。

これらのコネクタは、それぞれのチャネルを介して、Ｃ
ＡＣＵを最大ｎ個のプロセッサへ接続することができる
。

各チャネルはコネクタ・プラグを含んでおり、このプラ
グには各チャネルの制御ユニット・エンドが周知の様式
で接続される。

各インターフェース・プラグの諸端子は通常の送信／受
信ＴＭ装置であるチャネルＴＭ装置２１０の諸入力へ接
続され、そしてこのＴＭ装置２１０は選択されたチャネ
ルの諸信号をバス２１１中の諸線へ接続する。

ここで、バス２１１はＣＡＣＵに設けられたマイクロプ
ロセッサ２１６のデータ及び制御バス２１２の拡張部で
ある。

バス２１２及びそのすべての拡張部はＣＡＣＵ内部に存
在する。

バス２１２はＣＡＣＵ内部にあるすべての信号処理要素
をマイクロプロセッサ２１６及びマイクロプロセッサ記
憶ユニット２１７へ接続する。

かくて、ＰＷＬアダプタ２３０は拡張バス２２１を介し
て接続される。

また、ＴＭＬアダプタ２４０は拡張バス２２２を介して
接続され、フロッピー・ディスク・ファイル２２３及び
チェックポイント・タイマ２２４は拡張バス２２５を介
して、構成回復信号の符号器２５０は拡張バス２５１を
介して、そして保守パネル２７０は拡張バス２７１を介
してそれぞれ接続される。

プロセッサによるＣＡＣＵの制御はプロセッサからＣＡ
ＣＵへ与えられるコマンドによって行われ、該コマンド
は任意のチャネルからチャネル・アダプタ２０１、バス
２１１及び２１２を介してマイクロプロセッサ２１６へ
供給される。

これらのプロセッサ・コマンドの様式は第９図に図示さ
れている。

これらのコマンドは第１図に図示された多重システムの
環境で必要なスイッチング及び制御オペレーションを行
わしめるためのものである。

ＣＡＣＵの出力へ接続されたすべての装置は任意のプロ
セッサによって構成することができるが、これらのすべ
ての装置がＣＡＣＵを通してデータを受取るわけではな
い。

第１図のＩ／Ｏ制御ユニット１乃至Ｋへ接続された任意
のＩ／Ｏユニットは、図示された接続配列で利用可能な
任意のプロセッサ１乃至Ｎへ接続することができる。

従って、プロセッサ１は第１図に図示されたすべてのＩ
／Ｏユニットへデータ接続することができる。

つまり、プロセッサ１のチャネルＡはＩ／Ｏ制御ユニッ
ト１及び２へ接続することができる。

チャネルＢはＣＡＣＵのＴＭＬアダプタ２４０を通して
Ｉ／Ｏ制御ユニット２乃至４，７及びＫへ接続すること
ができ、そして操作卓１０５及び１０２、サービス・プ
ロセッサ１０３へデータ接続することができる。

チャネルＣはクロスバ・スイッチ１及びＭを通してＩ／
Ｏ制御ユニット３乃至７及びＫへデータ接続することが
できる。

プロセッサ２はＩ／Ｏ制御ユニット２乃至７及びＫ上の
Ｉ／Ｏユニット並びに操作卓１０２及び１０５、サービ
ス・プロセッサ１０３へデータ接続することができる。

同様に、プロセッサＮはクロスバ・スイッチ１又はＭを
通してＩ／Ｏ制御ユニット３乃至７及びＫ上のＩ／Ｏユ
ニット、操作卓１０２及び１０５、サービス・プロセッ
サ１０３へデータ接続することができる。

マイクロプロセッサ２１６は、プロセッサ・コマンドに
応答して、拡張バス２２１又は２２２を介してＰＷＬア
ダプタ２３０又はＴＭＬアダプタ２４０へ構成スイッチ
制御信号を与えることにより、特定のＣＡＣＵ出力を選
択する。

この選択されたＣＡＣＵ出力はクロスバ・スイッチ又は
チャネル・スイッチへ直流の構成信号を与えて該スイッ
チ中の接続を制御する。

選択されたＴＭＬアダプタ２４０の出力は１組の直列パ
ルスを本発明のＲＭへ通信する。

ＲＭは諸パルスを検出して接続された任意のスイッチン
グ・ユニットへ諸信号を与えるが、これらの信号は下記
の目的に利用される。

（１）スイッチング・ユニツトによる諸チャネルへの接
続を制御するため、（２）ＲＭからＣＡＣＵへのユニッ
ト保守情報の転送を制御するため、（３）ＲＭにテータ
接続された諸装置とＣＡＣＵの間でプロセッサ・データ
を転送するため、又は（４）Ｉ／Ｏ制御ユニット又はプ
ロセッサの操作卓へ制御信号を転送するため。

ＣＡＣＵは拡張バス２７１へ接続された保守パネル２７
０を有する。

このパネルは通常の形式のものであり、プロセッサ又は
マイクロプロセッサ２１６に関連して使用される標準的
なスイッチ及び表示装置を含んでいる。

第２図のフロッピー・ディスク・ファイル２２３はマイ
クロプログラムを記録しており、これはマイクロプロセ
ッサを動作させるために必要となる際、マイクロプロセ
ッサ記憶ユニット２１７ヘロードされる。

チェックポイント・タイマ２２４は、マイクロプロセッ
サ記憶ユニット２１７の内容をフロッピー・ディスク・
ファイル２２３０指定領域へ記録するように、拡張バス
２２５を介してこのディスク・ファイル２２３及びマイ
クロプロセッサ２１６に周期的に通知する。

因に、この指定領域は周期的チェックポイントの間にオ
ーバーレーされてもよい。

かくて、このディスク・ファイル２２３は、各チェック
ポイント時にマイクロプロセッサ記憶ユニット２１７の
諸ブロックに存在していた多重システムの構成情報を、
持久性記録として保存する。

従って、電源の異常等の原因によって多重システム又は
その一部が故障したとしても、最後のチェックポイント
時に記憶されたシステム構成を回復することが可能であ
る。

併しながら、故障時点と最後のチェックポイント・オペ
レーションとの間に構成変更が行われることがありうる
から、チェックポイントされた構成情報はシステム故障
の後の時間に存在する構成を保持するとは限らない。

それにも拘らず、ＰＷＬアダプタ２３０中の持久性記憶
ユニット２２７及びＲＭ中の持久性記憶ユニット４２７
（第４Ｂ図）の内容に基づいて、故障時に存在していた
正確な構成を回復することができる。

併しながら、このチェックポイント技法は将来に使用可
能な構成情報（すなわち第８図のブロック１及び３にお
ける諸エントリー）を正確に回復することができる。

ＣＡＣＵの内部に設けられた構成回復信号の符号器２５
０は電源起動時にその指令された最後の構成を構成する
ようシステムに通知する。

この場合、電源制御２６１から線２６２に信号が生ぜら
れるか、または“回復”コマンド９１７（第９図参照）
に起因する回復コマンド信号、またはＣＡＣＵ機械検査
信号が拡張バス２５１に生ぜられる。

符号器２５０はフロッピー・ディスク・ファイル２２３
へ初期プログラム・ロード（以下“ＩＰＬ”と略記）信
号２５２を与えてマイクロプロセッサ記憶ユニット２１
７の内容をチェックポイントされた最後の状態へ復元さ
せる。

また符号器２５０は線２５３を介してＰＷＬアダプタ２
３０及びＴＭＬアダプタ２４０へ再構成信号出力を与え
ることにより、ＰＷＬアダプタ２３０及びＲＭの持久性
記憶ユニット２２７及び４２７（第４Ｂ図）に置かれた
現在の構成セッティングからシステム構成を復元させる
。

たとえば、チャネル・スイッチ及びクロスバ・スイッチ
の接続はシステム・シャット・ダウンの時間に存在して
いたそれらの状態へＩＰＬの間に復元され、そしてこれ
はシステム・シャット・ダウンとＩＰＬとの間の経過時
間に無関係である。

ＴＭＬアダプタ２４０ 第２図のＴＭＬアダプタ２４０は複数のモデム（ＭＤＭ
）１乃至Ｐを備えており、そしてこれらのモデムは送信
／受信ＴＭ装置２４１を通して拡張ハス２２２へ接続さ
れる。

これらのモデムは通常のものである。

ＴＭ装置２４１も通常のものであり、拡張バス２２２と
授受される並列信号を選択されたモデムへ接続されたＴ
ＭＬ線と授受される処の直列信号へ変換する。

ＰＷＬアダプタ２３０ 第３図はＣＡＣＵ中に設けられたＰＷＬアダプタ２３０
の詳細な内部構造を示す。

ＰＷＬアダプタ２３０は複数の書込／読出レジスタ３２
０を含み、該レジスタの各々の１６ビット位置はマイク
ロプロセッサ拡張バス２２１の１６本のデータ線にそれ
ぞれ対応する。

この書込／読出レジスタ３２０はＪ個あって、マイクロ
プロセッサ２１６から得られる１組のＰＷＬ構成データ
を対象として行われるＴＭオペレーションのＪ個の時間
スライスにそれぞれ対応する。

因に、このＰＷＬ構成データは第８図に示されたブロッ
ク１０１行にある複数ビットから成り、持久性記憶ユニ
ット２２７へ通信さるべきものである。

ＴＭ制御解読器３０１は、通常の様式で書込／読出レジ
スタ３２０へのＴＭインゲーテイングを制御するために
、マイクロプロセッサ・バス２２１へ接続される。

この解読器３０１がカウンタから成る場合には、該カウ
ンタはバス・タイミング信号を受取るたびに１だけ前進
して次の書込／読出レジスタ３２０へのインゲートを行
わしめる。

このカウンタがフル・サイクルを通して前進すると、こ
れは書込／読出レジスタ３２０の全部が単一のＰＷＬ構
成に関係したことを指示する。

解読器３０１の出力線３０２はピツク／ドロップ解読器
３１１に対し１組の構成データが完全に受取られたこと
を通知するので、書込／読出レジスタ３２０に置かれた
受信データが持久性記憶ユニツト２２７にインゲートさ
れるようになる。

この記憶ユニット２２７は任意の型の持久性記憶から構
成されるが、図示された例では電源が遮断されたとき最
後のセッティングを維持する如き通常の２安定リレーか
ら成るものとする。

かくて、記憶ユニット２２７中の各ビットは持久性記憶
装置（以下“ＰＳＤ”と略称）と呼ばれる各リレーに記
憶される。

ＰＳＤの各々は、書込／読出レジスタ３２０の対応ビッ
トの状態を表わすために、ピックＡＮＤゲート３１２の
付勢によつで１状態へセットされるか又はドロップＡＮ
Ｄゲート３１３によって０状態へセットされる。

従って、ＡＮＤゲート３１２及び３１３の各対はそれら
の入力を書込／読出レジスタ３２０の各ビット位置の真
数及び（インバータ■を介して）補数出力へそれぞれ接
続される。

ここで、ＡＮＤゲート３１２及び３１３に付された添字
は対応するビット位置の参照番号を表わすものである。

ＡＮＤゲート３１２及び３１３の他の入力は、書込／読
出レジスタ３２０から持久性記憶ユニット２２７へ諸ビ
ットを転送する時間を決定するために、ピック／ドロツ
ク解読器３１１の出力へ接続される。

持久性記憶ユニット２２７中のＰＳＤが一旦特定の状態
へセットされ、よってＰＷＬユニットに対する特定の構
成を表わすならば、この構成は直流出力を与える処の該
記憶ユニットからの出力線に関連する閉成接点によつで
連続的に通知される。

持久性記憶ユニット２２７の諸ビット位置は、制御すべ
きスイッチング・ユニットの型に応じてグループ化され
る。

かくて、２チャネル・スイッチについては第３図のＰＳ
Ｄ１−１及び２−１の如き２つのビット位置が使用され
、そしてこれらのスイッチ位置は第６Ａ図の２チャネル
・スイッチへ接続することができる。

４チャネル・スイッチについてはＰＳＤ１−２，２−２
，３−２及び４−２の如き４つのビット位置が使用され
、該ビット位置は１６Ｂ図の４チャネル・スイッチへ接
続することができる。

クロスバ・スイッチについてはＰＳＤ １−Ｒ乃至８−
Ｒの如き８つのビット位置が使用され、該ビット位置は
第５Ｂ図のクロスバ・スイッチへ接続することができる
。

ＰＳＤの各々は複数の出力を有しており、その１つは帰
還出力であり、他の出力は第６Ａ図及び６Ｂ図に見られ
るようにスイッチング・ユニットへ常開（Ｎ／Ｏ）、閉
（Ｃ）及び常閉（Ｎ／Ｃ）信号を与える。

第５Ａ図のクロスバ・スイッチは、ＩＢＭ社発行の刊行
物（注文番号ＧＬ２２−６９３７−１、ＧＬ２２−７０
２５−０及びＧＬ２２−６９３６−１）で説明されてい
る如き、遠隔制御インターフェース付きのＩＢＭ２９１
４クロスバ・スイッチ、モデル１及び２と同じように形
成することができる。

解読器３０１はＣＡＣＵから制御信号を受取るために設
けられる。

第５Ｂ図は、第１図のクロスバ・スイッチ１を第３図の
ＣＡＣＵのＰＷＬ−Ｒ出力へ接続する様式を示す。

第６Ａ図及び６Ｂ図には２チャネル・スイッチ及び４チ
ャネル・スイッチがそれぞれ示されており、これらのス
イッチはＣＡＣＵ中の指定されたＰＷＬプラグへ接続さ
れる。

ＰＳＤの帰還信号は１組の回復入力ゲート３２１を介し
て書込／読出レジスタ３２０の対応ビット位置へ供給さ
れる。

回復入力ゲート３２１はＣＡＣＵ中の符号器２５０から
線２５３に与えられる再構成信号によって付勢され、そ
してこの結果、非持久性の書込／読出レジスタ３２０は
持久性記憶ユニット２２７に見出される現存状態へ復元
されるようになる。

ＲＭの実施態様 第４Ａ図及び４Ｂ図は本発明に従った遠隔モデムの構成
、制御及び保守を司るＲＭの代替的な形態を表わす。

ＲＭはＣＡＣＵのＴＭＬアダプタ２４０へ接続された谷
外部ユニットの一部である。

第４Ｂ図のＲＭによって制御されるスイッチング・ユニ
ットの再構成と、第４Ａ図のＲＭによるそれとは、別々
の様式で行われる。

というのは、第４Ａ図のＲＭは第４Ｂ図のＲＭに備えら
れた持久性記憶ユニット４２７を有していないからであ
る。

第４Ａ図のＲＭをＣＡＣＵとは別の電源に接続すれば、
ＣＡＣＵの電源が故障したとしてもそれに伴なってＲＭ
が故障することはなくなるから、その信頼性は一層向上
する。

この場合、現在のシステム構成を復元するために該構成
が非故障ユニット（ＣＡＣＵ又はＲＭ）から他方のユニ
ットへ通信される。

たとえば、もしＣＡＣＵが故障し且つＲＭが故障しなけ
れば、非持久性のＲＭ構成レジスタ４２０に記憶された
現在の構成はその非持久性の部分を復元するためにバス
４３４を介してＣＡＣＵへ逆転送される。

マイクロプロセッサ記憶ユニツト２１７（第２図）を対
象としてＩＰＬを行えば、ＣＡＣＵの停止又は故障の前
の最後のチェックポイント時に存在していた形式の諸ブ
ロック及び諸マイクロプロセッサ・プログラムを復元す
ることができる。

第４Ａ図の構成レジスタ４２０に記憶された非持久性の
構成情報は必要に応じてスイッチ可能な諸ユニットを支
援するために与えられるものであり、たとえば第１図の
プロセッサ２に付属するサービス・プロセッサ１０３を
プロセッサ１又は２へスイッチすることができる。

ＲＭの各々に含まれるモデム４１１は通常の変調／復調
ユニットであって、線４３１及び双方向性ゲート４３０
を介して外部ユニット（たとえば制御ユニット、サービ
ス・プロセッサ、遠隔操作卓、等）とデータを授受する
ことができる。

モデム４１１の入力４３４，４３５及び出力４３２，４
３３は、保守レジスタ（ＭＴＲ）４１６、制御レジスタ
４２５、構成レジスタ４２０又はマイクロプロセッサ・
コマンド解読器４１２へ接続される。

出力４３１はＴＭＬへ接続された或るユニットとデータ
を授受する。

出力４３２はコマンド解読器４１２へコマンド信号を供
給し、該解読器はインゲート４１７，４１５，４１３，
４２２，４２１及びアウトゲート４１８，４１４，４２
３，４２４を制御することによりレジスタ４１６，４２
５，４２０とのデータ授受を制御する。

また第４Ｂ図の構成レジスタ４２０に関連してインゲー
ト４２８が設けられているが、これは持久性記憶ユニッ
ト４２７にある現在の構成情報を構成レジスタ４２０に
置くことができるようにするためである。

モデムのすべての入力及び出力はモデム４１１において
通常の様式で１つのバスへ収斂する。

データ・バス４３１又はＲＭ中の任意のレジスタ４１６
，４２５若しくは４２０に関してＲＭがオペレーション
を遂行すべきことをマイクロプロセツサ２１６が望む場
合、マイクロプロセッサ２１６によって選択されたＲＭ
へＲＭコマンドが送られる。

第１０図から明らかなように、ＲＭコマンドのビット位
置４乃至７はそのコマンド・コードを保持する。

コマンド解読器４１２はクロツク（図示せず）を含み、
該クロックは解読器４１２がコマンド・コードを感知す
る場合を除くと、モデム４１１から各バイトが受取られ
るたびにサイクルを開始する。

一方、解読器４１２がコマンド・コードを感知する場合
、このクロツクは、下記のＲＭコマンド・テーブルに示
された制御コマンド１乃至１０の各々ごとに１つの特殊
サイクルを与え、そしてデータ・コマンド１１について
は２つの特殊サイクルを与える。

コマンド解読器４１２によって受取られたビット４乃至
７のコーディングは、下記テーブル中のコマンド・コー
ドと同じ番号を有する処の第４Ａ図の解読器出力１乃至
１０及び第４Ｂ図の解読器出力１乃至１１を付勢する。

ＲＭコマンド・テーブル コマンド コマンド ＯＰ コード ピット番 号
４ ５ ６ ７
ＲＭオペレーション１０００１ＭＴＲをモデムへア
ウトゲート２ ０ ０ １
０Ｉ／ＯＣＵからＭＴＲにインゲート３００１１
モデムから構成情報をインゲート４ ０
１ ０ ０ パネル構成スイッチから構成情
報をインゲート５ ０ １０ １
構成情報をチャネル・スイッチにアウトゲート６
０１１０ 構成情報をモデムにアウトゲート７０１
１１ モデムがら制御情報をインゲート８
１ ０ ０ ０Ｉ／ＯＣＵへ制
御情報をアウトゲート９１００１ パネル制御スイ
ッチから制御情報をインゲート１０ １
０ １ ０ データをゲート１１
１ ０ １ １ＰＳＤから
構成情報をインゲートもし１つのＲＭサイクルの間にＲ
Ｍ制御コマンド１乃至９又は１１が感知されるならば、
第１１Ａ図乃至１１Ｃ図に図示される如く、ブロック３
（第８図）からＲＭへ又はＲＭからブロック４（第８図
）へ１バイトの構成、制御又は保守情報を転送すること
によって、このコマンドは次のサイクルの終りまで延長
される。

ブロック３の構成又は制御ビット（ＣＮＦＧ／ＣＴＲＬ
）はＲＭへ転送されない。

もしテータ・コマンド１０が感知されるならば、該コマ
ンドをＲＭへ転送した直後の２サイクル中にＲＭとＣＡ
ＣＵの間で２バイトのデータが転送される。

モデム４１１の出力４３３はＣＡＣＵから受取られた１
行のビットを転送するが、これらのビットはチャネル・
スイッチに対する構成情報又はＩ／Ｏ制御ユニット若し
くはプロセッサ操作卓に対する制御情報のいずれでもよ
い。

線４３２上にある先行コマンドが構成レジスタ４２０に
対する構成情報であれば解読器４１２の出力線３が付勢
され、制御レジスタ４２５に対するＩ／Ｏ制御ユニット
又はプロセッサ操作卓の制御情報であれば出力線７が付
勢される。

入力４３４は、コマンド６に応答してＣＡＣＵへ逆転送
する場合に備えて、構成レジスタ４２０の内容をモデム
４１１へ転送する。

入力４３５は、ＣＡＣＵへ転送する場合に備えて、保守
レジスタ（ＭＴＲ）４１６の内容をモデム４１１へ転送
する。

このように、モデム４１１はマイクロプロセッサ２１６
のコマントニ応じて、保守レジスタ４１６又は構成レジ
スタ４２０の内容をマイクロプロセッサ２１６の記憶ユ
ニット２１７へ逆転送することができる。

制御レジスタ４２５は、一般にプロセッサ又は制御ユニ
ットの押しボタンによって開始されるＩＰＬ又はリセッ
トの如き諸コマンドを、ＣＡＣＵの制御下で開始するこ
とを可能にする。

スイッチ４５１がローカル制御の位置にある場合、コマ
ンド解読器４１２はゲート４１５及び４１４を開放する
ので、制御スイッチ４５５は線４６１Ａ乃至４６１Ｎを
介してＩ／Ｏ制御ユニット又はプロセッサの操作卓へ出
力される。

スイッチ４５１が遠隔制御の位置にある場合、コマンド
解読器４１２はモデム４１１から制御レジスタ４２５へ
の制御データのゲーテイングを制御する。

従って、ＣＡＣＵからモデム４１１へ送られるＲＭコマ
ンド７、データ及びＲＭコマンド８のシーケンスを通し
て、同じ制御スイッチ機能を電子的に開始させることが
できる。

第４Ａ図において、クロスバ・スイッチ及びチャネル・
スイッチの構成出力は８本の線から成る出力バス４２６
によって与えられており、該バスは構成レジスタ４２０
の８出力をＲＭの３出力４４１，４４２及び４４３の各
々へ接続する。

プラグでもよい出力４４１はバス４２６中の８本の線全
部に接続されており、また第５Ｃ図に図示する如きクロ
スバ・スイッチへ接続することができる。

第５Ｃ図には、クロスバ・スイッチＭの８入力をＲＭ（
第４Ａ図又は第４Ｂ図）の８出力へ接続する方法が示さ
れている。

出力４４２は４チャネル・スイッチのためのものであり
、バス４２６中の線Ａ，Ｂ，Ｃ及びＤへ接続される。

出力４４２は第７Ｂ図に図示する型の４チャネル・スイ
ッチへ接続することができる。

同様に、出力４４３は第７Ａ図に図示する型の２チャネ
ル・スイッチへ接続することができる。

かくて、第７Ａ図及び７Ｂ図は、ＲＭを備えた２チャネ
ル・スイッチ及び４チヤネル・スイッチがＣＡＣＵのＴ
Ｍ線へどのように接続されるかということと、これらの
スイッチが内部的にどのように配置されるかということ
を示している。

これらの２チャネル及び４チャネル・スイッチは市販の
ものと同じ構造を有してもよい。

保守レジスタ４１６は制御ユニット、遠隔操作卓１０５
又はサービス・プロセッサ１０３の如き１つ以上の外部
装置から保守情報を受取る。

このレジスタ中の諸ビットはＩ／Ｏ過熱、Ｉ／Ｏ機械検
査、Ｉ／Ｏ電源故障、等の異常な状態を表わすので、Ｉ
／Ｏ制御ユニットから通常のデータ処理システムへ転送
される普通の状態ビットとは区別される。

第４Ａ図のＲＭにはローカル制御パネルも設けられる。

このパネルは複数の表示子４５６を有しており、該表示
子は保守レジスタ４１６にある諸ビット位置の出力をそ
れぞれ表示する。

またこのパネルは複数の構成スイッチ４５３及び制御ス
イッチ４５５を有する。

これらのスイッチのセッティングが構成レジスタ４２０
及び制御レジスタ４２５へ置かれるのは、スイッチ４５
１がそのローカル制御の位置へ手動的にセットされ、そ
してこれに応答してコマンド解読器４１２がその出力４
及び９を付勢してゲート４２２及び４１５を条件付ける
場合である。

第４Ｂ図では第４Ａ図に図示された基本的なＲＭに持久
性記憶ユニット４２７が付加えられている。

この記憶ユニット４２７は８つのＰＳＤ１乃至８を含む
。

これらのＰＳＤは構成レジスタ４２０の８ビット位置に
対応しており、第３図のＰＷＬアダプタ２３０に設けら
れた持久性記憶ユニット２２７と同じ型のものでよい。

従って、説明中の例では記憶ユニット４２７は８つの双
安定リレーから成るが、これらをフエライト・コアの如
き任意のＰＳＤで形成してもよいことはもちろんである
。

第４Ｂ図において、第４Ａ図のバス４２６と同じＲＭ出
力は記憶ユニット４２７のＰＳＤ出力へ接続される。

記憶ユニット４２７の谷ビットは前記コマンド・テーブ
ルに示したモデム・コマントに応答してインゲート４２
８を介して構成レジスタ４２０の各入力へ帰還される。

因に、ＣＡＣＵがこのモデム・コマンドを送出すること
ができるのは、非持久性の構成レジスタ４２０の内容を
持久性記憶ユニット４２７に現在記憶されている構成へ
リセットすることをＣＡＣＵが要求する場合である。

次いで、構成レジスタ４２０のリセットされた内容をモ
デム４１１へアウトゲー卜するために前記コマンド・テ
ーブル中のコマンド６がＣＡＣＵによって送出される。

この場合、モデム４１１はこの内容をＣＡＣＵへ逆転送
するので、ＣＡＣＵは非持久性のマイクロプロセッサ記
憶ユニット２１７又は構成レジスタ４２０の内容が失わ
れた時間に存在していたシステム構成を再現することが
できる。

以下の記載は、本発明のＲＭが、前述の如きＣＡＣＵを
備えた多重システムの環境でどのように使用されるかを
示すためのものである。

ＣＡＣＵのプロセッサ制御 ＣＡＣＵは第９図に図示されたプロセッサ・コマンド９
１０乃至９１７によって制御される。

これらのコマンドはプロセッサ１乃至Ｎの任意のものに
よって送出することができる。

最も、当該システムは必要とあれば本発明に関係のない
手段によって或るプロセッサを除外することができる。

この実施態様で使用されるプロセッサ・コマンドは刊行
物“ＩＢＮ Ｓｙｓｔｅｍ／３７０Ｐｒｉｎｃｉｐｌｅ
ｓ ｏｆ Ｏｐｅｒａｔｉｏｎ”（ＦｏｒｍＮｏ．ＧＡ
２２−７０００−３）の第１９２頁乃至２５６頁に記載
された様式を有する処の通常のチャネル・コマンドをＣ
ＡＣＵ用に適合させたものである。

この点に関連して、第９図に図示された“書込”コマン
ド９１１及び“読出”コマンド９１５は前記刊行物に記
載されたシステム／３７０の“書込”及び“読出”コマ
ンドでよく、そして第９図に図示された他のすべてのコ
マンドはそのコマンド・コート中の修飾子ビットによっ
て区別される処のシステム／３７０の“制御”コマンド
でよい。

各コマンドのビツト３２乃至６３は前記刊行物で定義さ
れた通常のフラグ及びバイト・カウント・フィールドを
有するので、第９図にはそのビット０乃至３１のみが図
示されている。

プロセッサ・コマンドはマイクロプロセッサン２１６を
制御し、そしてマイクロプログラム２１６は第８図に図
示されたマイクロプロセッサ記憶ユニット２１７の諸ブ
ロック及びプログラムを制御する。

これらのマイクロプログラム及びブロックはフロッピー
・ディスク・ファイル２２３１からマイクロプロセッサ
記憶ユニット２１７へのＩＰＬによって該記憶ユニット
へ置くことができる。

第２図のＴＭ装置２１０，２２６及び２４１にあるハー
ドウエア及び第８図のマイクロプロセッサ・プログラム
８０１は、ＣＡＣＵやマイクロプロセッサ記憶ユニット
２１７の緩衝ブロック１及び３を介して行われる制御信
号及びデータの転送を制御する。

これらのマイクロプロセッサ・プログラムは、任意のプ
ロセッサからＣＡＣＵのインターフェース・プラグへ接
続されたそのチャネルを介して転送されるようなコマン
ド信号によって起動される。

第９図の各プロセッサ・コマンドはプロセッサの主記憶
（ＭＳ）９０１におけるアドレスを有しており、そこに
はマイクロプロセッサ記憶ユニット２１７のアドレスが
見出される。

このプロセッサ・コマンドが送出されると、該コマンド
はそのインターフェース・プラグに至る通常のチャネル
線を付勢する。

“書込制御”コマンド９１０とその直後にある“書込”
コマンド９１１は、第８図に図示された任意のブロック
又はマイクロプログラムを構成若しくは修正するため、
又はマイクロプロセツサ記憶ユニツト２１７の他の任意
のフィールドへ書込みを行うために、任意のプロセッサ
によって使用される。

“書込制御”コマンド９１０を実行するプロセッサは、
第９図に図示されたプロセッサの主記憶９０１にあるア
ドレスされたロケーションをアクセスしてその内容を該
プロセッサに対するインターフェース・プラグへ制御信
号として転送する。

プロセッサ・コマンド９１０乃至９１７の任意のコマン
ド・コードによって発生された制御信号はインターフェ
ース・プラグからマイクロプロセッサ２１６へアドレス
として送られ、記憶ユニット２１７中の監視マイクロプ
ログラムを活勢化する。

このマイクロプログラムは、前記制御信号を使用してブ
ロック２（第８図）の１行をアクセスすることにより、
受取られたプロセッサ・コマンドに対応する１つのマイ
クロプログラムを起動する。

たとえば、プロセッサの“書込”コマンドによって与え
られる諸信号はマイクロプロセッサ記憶ユニット２１７
にある書込プログラムを指名するので、マイクロプロセ
ッサ２１６はこのプログラムを実行して受取られたデー
タを指定されたロケーションに書込む。

このようにして、後続する“書込”コマンド９１１０間
にプロセッサの主記憶アドレスから転送されたデータは
、“書込制御”コマンド９１０によって予め転送された
マイクロプロセツサ記憶ユニット２１７のアドレスへ置
かれることになる。

かくて、第８図のブロック２にある複数の行はマイクロ
プロセッサ記憶ユニット２１７に置かれたマイクロプロ
グラム８０１の入口点を表わす諸アドレスを保持する。

第８図に図示されたブロック１の各行はＰＷＬユニット
に対する特定の構成へセツトすることができ、そしてそ
の異なった行は利用可能であり且つ異なったＰＷＬユニ
ットの構成を記憶する。

かくて、要求された構成を有する行はブロック１にある
その行の内容を第２図の持久性記憶ユニット２２７へ転
送することによって選択される。

これは第９図の“ＰＷＬユニット構成”コマンド９１２
を送出するプロセッサによって行われる。

コマンド９１２はプロセッサの主記憶９０１からマイク
ロプロセッサ記憶ユニット２１７のブロツク１にある要
求された行のアドレスを転送する。

次いで、この行の内容は第２図のバス２１２及び拡張バ
ス２２１を介して持久性記憶ユニット２２７へ転送され
る。

ＰＷＬユニットの構成を変更するには、要求された次の
構成を保持する処のブロック１の他の行を選択してその
内容を転送すればよい。

ブロック１はＰＷＬシステムのスイッチ可能なすべての
構成について最初に準備されるが、その後はコマンド９
１０及び９１１によって自由に変更することができる。

また、ＰＷＬユニットの任意の構成がブロック１に見出
されなければ、コマンド９１０及び９１１によってブロ
ック１の選択された行へ新しい構成情報を記入すること
ができる。

従って、ブロック１に予定することができる相異なるＰ
ＷＬ構成は８個存在する。

同様に、“ＲＭ構成／制御”コマンド９１３は任意のＲ
Ｍユニットの構成又は制御の要件を得るために使用され
るが、該コマンド９１３の主記憶アドレスはマイクロプ
ロセッサ記憶ユニット２１７のブロック３にある行のア
ドレスを保持する。

ブロック３にある複数の行はＲＭのクロスバ・スイッチ
構成信号（第１１Ａ図）、指定されたＲＭに対するチャ
ネル・スイッチ構成信号（第１１Ｂ図）又はそれぞれの
行に対応するＲＭへの制御信号（第１１Ｃ図）を保持す
る。

コマンド・コードについて送出されたチャネル信号は、
それぞれのマイクロプログラムを起動するために、マイ
クロプロセッサ２１６によって通常の様式で解釈される
。

この場合、マイクロプロセッサ２１６はチャネル・コマ
ンド・コード信号を使用してブロック２にあるそれぞれ
の行をアクセスし、そしてそこから選択されたマイクロ
プログラムを起動する。

“ＲＭ構成／制御”コマンド９１３及び “ＭＴＲ読出”コマンド９１４のコマンド・コードにつ
いて送出されたチャネル信号はブロック２の諸行をアク
セスしてマイクロプログラムの実行を開始させ、よって
ブロック１及び３かもこれらの行を読出させる。

第１０図に図示された型のマイクロプロセッサ・コマン
ドは、特定のＲＭを選択するために、“ＲＭ構成／制御
”マイクロプログラムによって送出される。

この特定のＲＭはそのユニットを構成さるべきものか又
はコマンド９１３によって制御信号を送出さるべきもの
であり、そしてブロック３の選択された行にあるアドレ
スによって指定されたＲＭである。

プロセッサから生ぜられる“ＭＴＲ読出”コマンド９１
４は、マイクロプロセッサ２１６に対し、前記コマンド
・テーブル中に示されたコマンド１を送出するようなマ
イクロプログラムを実行するように通知する。

このコマンド１はＲＭの保守レジスタ（ＭＴＲ）４１６
の内容をそのＴＭＬを介してマイクロプロセッサ２１６
へアウトゲー卜するので、マイクロプロセッサ２１６は
この内容をブロック４にあるＲＭのＴＭＬインデックス
に置くことができる。

次いで、プロセッサは“ＭＴＲ読出”コマンド９１４に
続いて“読出”コマンド９１５を送出し、されに応じて
チャネルはブロック４にある要求された状態のＴＭＬイ
ンデックスをＣＡＣＵへ転送する。

次いで、ＣＡＣＵはブロック４にあるＴＭＬインデツク
スをアクセスし、“読出”コマンド９１５の間に保守デ
ータを主記憶９０１のロケーションへ転送する。

このようにして、外部の保守状態がブロック４に置かれ
、引続いて任意のプロセッサの制御下でプロセッサの主
記憶９０１へ逆転送されるのである。

多重システム中で疑わしい故障が生じた後は、任意のプ
ロセッサによって“回復”コマンド９１７が利用される
。

コマンド９１７は、ＣＡＣＵに対し、最後のチェックポ
イントの際にフロッピー・ディスク２２３に記憶された
最新版のブロック及びプログラムをマイクロプロセッサ
記憶ユニット２１７に再ロードすることによって最後に
指定された多重システム構成を回復するように通知する
。

次いで、マイクロプロセッサ２１６はＰＷＬアダプタ２
３０の持久性記憶ユニット２２７及びＲＭの持久性記憶
ユニット４２７にそれぞれ現存するセッティングから与
えられたブロック１及び３の構成エントリーに対して諸
マイクロプロセッサ・コマンドを送出する。

かくて、ブロック１にある現在の構成エントリーは第２
図の回復符号器２５０へのコマンドによってリセットさ
れ、ブロック３にある諸エントリーはマイクロプロセッ
サ・コマンド１０及び６を使用しているすべてのＲＭを
走査することによって復元される。

チェックポイント回復が完了した場合、“回復”コマン
ド９１７に対する主記憶９０１のアドレスに完了信号が
記入される。

ブロック４はＴＭＬの各々ごとに“ＭＴＲ読出”コマン
ド９１４及び“読出”コマンド９１５を送出するプロセ
ッサによって復元される。

ＣＡＣＵにおける多重比オペレーション 各プロセッサは第２図に図示されたＣＡＣＵのチャネル
・アダプタ２０１にある別々のインターフェース・プラ
グ（ＣＨ ＩＴＦ）へ接続される。

従って、ＣＡＣＵはその一意的なインターフエース・プ
ラグによって特定のプロセッサを識別する。

第２図のチャネルＴＭ装置２１０は通常のものである。

任意のプロセッサはＩＢＭシステム／３６０の“入出力
開始”命令の如き選択命令を送出することによって該プ
ロセッサとＣＡＣＵを接続することができ、そしてこの
場合、ＣＡＣＵは該命令の制御ユニット・フィールドに
ある一意的なアドレスによって指定される。

次いで、もしＣＡＣＵが使用中でなく、従って他のプロ
セッサに現在接続されていなければ、ＣＡＣＵと当該プ
ロセッサとの間の接続がプロセッサー制御ユニット間の
接続を形成するのと同じ様式で形成される。

もしＣＡＣＵが使用中であれば、当該プロセッサは他の
仕事を遂行してもよく、そして後の時間にＣＡＣＵが使
用中でなくなるまで“入出力開始”命令を再び送出する
。

一旦このプロセッサが接続されてしまうと、該プロセッ
サはそのコマンド及び／又はデータをＣＡＣＵへ転送す
るので、ＣＡＣＵは該コマンドを遂行するか又は該デー
タをそのアドレスされた外部ユニットへ転送する。

このプロセッサが転送を停止するか又は予定の期間を越
えた転送を中断する場合、前記接続がブレークされ、Ｃ
ＡＣＵが非使用中になるので、その後にＣＡＣＵに対す
る“入出力開始”命令を送出する任意のプロセッサによ
ってＣＡＣＵを選択することができる。

もしプロセッサがＣＡＣＵによって制御されるクロスバ
・スイッチ又はチャネル・スイッチに対する制御情報を
転送すれば、ＣＡＣＵは要求されたＩ／Ｏ接続のために
このチャネル・スイッチを設定した後、該プロセッサか
ら切断される。

このようにして接続された諸装置とプロセッサの間の転
送はＣＡＣＵを迂回するので、ＣＡＣＵは他のプロセツ
サに自由にサービスすることができるようになる。

前述の如く、任意のプロセッサのデータは任意のデータ
ＲＭと授受することができる。

かくて、ＣＡＣＵは単に任意のプロセッサを任意のＲＭ
へ接続するだけで任意のプロセッサを任意のデータＲＭ
へスイッチすることができる。

従って、ＲＭ２４０を通して接続された操作卓と任意の
プロセッサとの間でメッセージを授受する場合、操作員
は通常の様式で操作卓にコマンドを打込み、これを該操
作卓に現在接続されている任意のプロセッサへ送ること
によって操作卓と該プロセッサの間の接続を制御するこ
とができる。

操作卓から打込まれるコマンドはこの操作卓の要求が接
続さるべき任意のプロセッサを識別し、そしてＣＡＣＵ
はこの操作卓と要求されたプロセッサの間の接続を行う
。

たとえば、１つの操作卓がＴＭＬ−２へ接続されたデー
タＲＭを有しており、このＴＭＬ−２がプロセッサＮへ
現在接続されているものと仮定する。

従って、この操作卓はプロセッサＮだけと通信している
。

また、操作員がたとえば“ＴＭＬ−２をＩＴＦ−１へ接
続”コマンドを打込んで、この操作卓をプロセッサ１へ
接続することを要求しているものとする。

ＣＡＣＵはこのコマンドを受取って前記操作卓と要求さ
れたプロセッサ１０間の接続を設定する。

かくて、この操作卓はプロセッサ１へ接続されるので、
該プロセッサは今やこの操作卓とメッセージを授受する
ことができる唯一つのプロセッサである。

このようにして、操作卓の要求によって該操作卓を任意
のプロセッサへ接続することができる。

また、所与の操作卓はこれと同じ技法を利用することに
より諸プロセッサの間で他の操作卓又は装置をスイッチ
することができる。

さらに、任意のプロセッサは、任意の操作卓からいかな
る要求をも受取ることなしに、ＲＭへ接続された他のプ
ロセッサの操作卓をそれ自体にスイッチしたり、又はそ
れ自体から他のプロセッサへスイツチすることもできる
。

【図面の簡単な説明】

第１図は本発明を包含する多重システムの例を示す図、
第２図は第１図に図示された構成及び制御ユニツト（Ｃ
ＡＣＵ）の実施態様を示す図、第３図は第２図のＣＡＣ
Ｕ中に設けられ且つ持久性記憶ユニットを備えた並列ワ
イア線（ＰＷＬ）アダプタの実施態様を示す図、第４Ａ
図は第２図のＣＡＣＵに設けられた時間−多重化線（Ｔ
ＭＬ）アダプタのＴＭＬ出力へ接続された本発明の遠隔
モデム・アダプタ（ＲＭ）の実施態様を示す図、第４Ｂ
図は持久性記憶ユニットを備えた本発明の他のＲＭの実
施態様を示す図、第５Ａ図は第１図の多重システムで使
用することができる通常の型のクロスバ・スイッチの内
部構成を示す図、第５Ｂ図は第１図のクロスバ・スイッ
チ１と第３図のＰＷＬ−Ｒ出力との間の接続関係を示す
図、第５Ｃ図は第１図のクロスバ・スイッチＭと第４Ａ
図又は４Ｂ図のクロスバ・スイッチ出力４４１との間の
接続関係を示す図、第６Ａ図及び６Ｂ図はＩ／Ｏ制御ユ
ニットに関連し且つＰＷＬに接続可能な２チャネル・ス
イッチ及び４チャネル・スイッチをそれぞれ示す図、第
７Ａ図及び７Ｂ図はＲＭを有する２チャネル・スイッチ
及び４チャネル・スイッチをそれぞれ示す図、第８図は
ＣＡＣＵのオペレーションに使用される諸ブロック及び
諸マイクロプロセッサ・プログラムを保持するマイクロ
プロセッサ記憶ユニットの内容を示す図、第９図は多重
システム又はその一部の構成を制御するために多重シス
テムの任意のプロセッサによって使用することができる
プロセッサの主記憶（ＭＳ）中に置かれたプロセッサ・
コマンドを示す図、第１０図はＲＭコマンドの様式を示
す図、第１１Ａ図乃至１１Ｃ図はＣＡＣＵからＲＭへ構
成又は制御信号を通信するために使用されるＲＭコマン
ドの拡張様式を示す図である。 ４１１・・・・・・モデム、４１２・・・・・・コマン
ド解読器、４１６・・・・・・保守レジスタ、４２０・
・・・・・構成レジスタ、４２５・・・・・・制御レジ
スタ、４２７・・・・・・持久性記憶ユニット。

Claims (1)

1. 【特許請求の範囲】 １ 構成及び制御ユニットと信号を授受するための信号
   入力線及び信号出力線を有するモデムと；前記モデムの
   信号出力線へ接続され、前記構成及び制御ユニットから
   前記モデムを介して与えられるコマンドに応答して複数
   の制御出力線を選択的に付勢するためのコマンド解読手
   段と；前記コマンド解読手段の予定の制御出力線へ接続
   された入力及び出力ゲートを有する構成レジスタとを備
   え； 前記入力ゲートは前記モデムから信号を受取るために前
   記信号出力線へ接続されており、前記出力ゲートはスイ
   ッチ可能な装置に対するスイッチング構成信号を前記構
   成レジスタから供給するように配設されている、遠隔モ
   デム・アダプタ。 ２ 前記構成レジスタは持久性記憶ユニットから成る、
   特許請求の範囲第１項記載の遠隔モデム・アダプタ。 ３ 前記構成及び制御ユニットから前記コマンド解読手
   段に与えられるコマンドに選択的に応答して前記構成レ
   ジスタの内容を該構成及び制御ユニットへ伝送するため
   、前記出力ゲートは前記モデムの信号入力線及び前記コ
   マンド解読手段の他の制御出力線へ接続されている、特
   許請求の範囲第１項記載の遠隔モデム・アダプタ。