JPS5864812A

JPS5864812A - レベル制御装置

Info

Publication number: JPS5864812A
Application number: JP16450581A
Authority: JP
Inventors: Yoshiaki Tanaka; 美昭田中; Mamoru Inami; 稲見　衛; Yoshiki Otsuki; 大槻　善樹
Original assignee: Victor Company of Japan Ltd; Nippon Victor KK
Current assignee: Victor Company of Japan Ltd; Nippon Victor KK
Priority date: 1981-10-15
Filing date: 1981-10-15
Publication date: 1983-04-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はレベル制御装置に係り、デジタル制御信号によ
って制御されるスイッチの開閉成により演算増幅回路の
増幅率又は接続される抵抗の分割比を可変させ、入力信
号レベルと出力信号レベルとの比を関数的に可変し得る
デシベル形レベル制御装置を提供することを目的とする
。

第１図は本発明になるレベル制御装置の第１実施例の回
路図を示す。同図中、１は例えばオーディオ帯域交流信
号等が供給される入力端子で、抵抗Ｒ１〜Ｒ４が並列に
接続されている。抵抗Ｒ８〜Ｒ４の他端はスイッチ８０
〜Ｓ２の一端に夫々接続されており、スイッチ８０〜Ｓ
、の他端は共通に接続されて反転形の演算増幅器（以下
、アンプという）２の反転入力端子に接続されている。

アンプ２の反転入力端子と出力端子３との間には抵抗Ｒ
６が接続されており、その非反転入力端子はアースされ
ている。

第１図中、スイッチ８０〜Ｓ２を開閉成制御するための
制御信号を夫々Ｄｏ、　Ｄ、　、　Ｄ２とし、制御信号
り。、　Ｄ、　、　Ｄ、を作るための回路を第２図に示
す。第２図中、Ｑｏ　＝　Ｑｌにｒ（Ｎ　、ｒｌＪなる
２値のデジタル信号を供給し、その出力端子よりＤｏ（
”Ｑｏ　）　−ＤＩ（＝Ｑ１　）　、　Ｄ、（＝Ｑｏ−
Ｑ１　）の信号をとり出すように構成する。

ここで、Ｑｏ　”　Ｑ１＝　０のとき、ＤＯ＝　Ｄｌ　
＝Ｄ１＝０となって第１図中スイッチＳ。−８２が開成
され、端子１に入来する信号レベルと端子３からとり出
される信号レベルとの比は、Ｒ。

馬となる。Ｑｏ　”　”　＊　、Ｑｌ　＝　Ｏのとき、Ｄ
０＝１．Ｄ１＝Ｄ　＝ＯとなってスイッチＳ。が閉成、
スイッチＳｌが開成され、入力信号レベルと出力信号レ
ベＪＬ＝　ｌ　（Ｄ　ｈ　４１・　８゜夙（但し、Ｒ，１／　Ｒ２は抵抗Ｒ８と抵抗Ｒ２とが並列
に接続された場合の合成抵抗、以下同じ）となる。

Ｑｏ＝　Ｏ、Ｑ１＝　１のとき、Ｄ０＝　Ｄ２＝　Ｏ、
Ｄ、　＝　１となってスイッチＳ、　、　Ｓ２が開成、
スイ・フチ８１力５閉成され、入、出力信号のレベル比
は、石となる０Ｑｏ＝Ｑ１＝１のとき、Ｄ、　＝　Ｄ、　＝　
Ｄ、　＝　１となってスイッチ８０〜Ｓ、が閉成され、
入、出力信号のレベル比は、Ｒ。

呵となる。入力端子１に例えば１　ｋＨｚの正弦波信号を
供給した場合、この入力信号は端子１．３間の合成抵抗
により減衰されて端子３よりとり出されるが、上記（１
）式の場合はＯｄＢ、　（２）式の場合は−Ｏニア５ｄ
Ｂ、（３１式の場合は−１，５ｄＢ　、　（４１式の場
合は−２，２５ｄＢとなるように抵抗Ｒ１〜Ｒ６の各抵
抗値が予め設定されている。

これらの減衰値からも明らかなようにｓ−１，５ｄＢは
−０，７５ｄＢの２倍、−２，２５ｄＢは−０，７５ｄ
Ｂの３倍になっており（即ち、デシベルで表わされる値
が倍数になっていることは、その値を百分率で表わせば
指数関数的に増加していることを意味する）、第一２図
示の回路を有するマイクロコンピュータ５からのＱ。、
Ｑｌの２値の信号による３種類のスイッチ切換制御信号
Ｔ′）。−Ｄ２を用いるだけで入力信号を指数関数的に
減衰させることができる。

第３図は本発明装置の第２実施例の回路図を示す。同図
において、端子１は抵抗Ｒ６〜Ｂ、９に並列に接続され
ており、抵抗Ｒ８，Ｒ，の一端は夫々スイッチ８１　ｔ
　Ｓ２の一端に接続されている。抵抗η・６の一端は抵
抗Ｒ２の一端及びスイッチＳ。の一端に接続されており
、抵抗Ｒ７及びスイッチＳ。−８２の夫々の他端は共通
に１紗されてアンプ２の反転入力端子に接続されてい、
る。アンプ２の反転入力端子と出力端子３との間には抵
抗Ｒ８゜が接続されている。

ここで、第１実施例と同様に、Ｔ）。＝１．Ｄ１＝６ −　＝　　−０，７５ｄＢ１６ｎ、＋ｋＬｙとなり、Ｄ０＝　Ｄ、　＝　Ｏ、Ｄ、　＝　１のとき、
Ｒ，＋　Ｒ。

となり、ｐＯ”　ＤＩ　＝　Ｄ２＝　１　ノド４、Ｒ・
６＋Ｒ７となる。この第２実施例でも第１実施例と同様に、２値
の制御信号により、入力信号を指数関数的に減衰させて
とり出し得る。

第４図は本発明装置の第３実施例の回路図を示す０この
ものも第１及び第２実施例と同様に２値の制御信号によ
り入力信号を指数関数的に減衰させてとり出し得る。

第５図は本発明装置の第４寮於例の回路図を示す。同図
において、アンプ２の出力端子３は抵抗”１７〜Ｒ２０
の一端に接続されており、抵抗Ｒ１□〜Ｒ１，の他端は
スイッチＳ０〜８．Ｏ）一端番こ接続されている。抵抗
ＩＬ、。及びスイッチＳＬ、〜Ｓ２の夫々の他端はアン
プ２の反転入力端子及び抵抗Ｒ□６の一端に接続すれて
おり、抵抗Ｒ□、の他端は端子ｌに接続されている。

第５図１こ示すスイッチ８０〜ｓ２を開閉成制御する信
号り。、　Ｄ、　、　Ｄ、を作るための回路を第６図に
示す。Ｑ、　＝　Ｑ１＝　０のとき、Ｄ０＝ＤＩ＝馬＝
１となってスイッチ８０〜Ｓ、が閉成され、入、出力信
号ルヘル比はＯｄＢ、Ｑ０＝１．Ｑ１＝ｏのとき、Ｄ　
＝Ｄ　＝＝Ｏ，Ｄ、＝１となってスイッチｓ。。

０　　　　　　！Ｓ、が開成、スイッチＳ、が閉成され、人、出力信号の
レベル比は、−０，７５ｄＢ、　Ｑｏ＝　０　、　Ｑ１
＝　１のとき、Ｄ（、＝ｌ、ＤＩ＝Ｄ２＝ｏとなってス
イッチＳ。が閉成、スイッチＳ１．　Ｓ２が開成され、
入、出力信号のレベル比は、−１，５ｄＢ％Ｑ０＝Ｑｌ
＝１のとき、Ｄ０＝Ｄ、＝Ｄ、：Ｑとなってスイッチ８
０〜Ｓ、が開成され、入、出力信号のレベル比は−２，
２５ｄＢとなる。

第７図は本発明装置の第５実施例の回路図を示す。この
ものは、アンプ２ａ、２ｂを用い、その夫々の人、出力
端子間に第５図に示す如き構成の回路を接続したもので
、アンプ２ｂに接続されたスイッチ８０〜Ｓ、を第６図
に示す回路を用いて制御する一方、信号Ｑ、、　Ｑ、に
加えてＱ、なる信号を用いてスイッチＳ；を開閉成制御
する。

このものは、Ｑ、　＝　１＊　Ｑ□＝　Ｑ、　＝　Ｏ（
７）とき−０，７５ｄＢ％Ｑ０＝Ｑ、＝０．Ｑ１＝１の
とき−１，５ｄＢ　、　Ｑ。

”　Ｑｔ　＝１　＊　Ｑ２　＝　Ｏのとき−２，２５ａ
Ｂ、　Ｑｏ＝Ｑ、　＝０、Ｑ、＝１のとき−３ｄＢ％Ｑ
０＝Ｑ！＝１．Ｑ１＝０のとき−３，７５ｄＢを得るこ
とができる。つまり、Ｑ０〜Ｑ、の３ビツトを用いて５
種類の減衰率を得るものである。

第８図は本発明装置の第６実施例の回路図を示す。同図
においてアンプ２の入、出力端子は第５図示の構成の回
路に接続され、端子ｌとアンプ２の反転入力端子との間
には信号Ｑ、にて制御されるスイッチＳｚが接続さ°れ
ている。このものは、第７図示のものと同じように、ア
ンプ２に接続されたスイッチＳ。−８２は第６図に示す
回路よりの信号により開閉成制御される。

第９図は本発明装置の第７実施例の回路図を示す。同図
において、アンプ２の入力側は第１図示の回路に、その
人、出方端子は第５図示め回路に夫々接Ｒされている◎
スイッチ８０〜８．は第２図示の回路による信号Ｄ０〜
Ｄ８により、スイッチＳ。

〜Ｓ、は第１０図示の回路による信号り、〜Ｄ、により
夫々制御され、このものは４ピツトの制御信号Ｑ０〜Ｑ
、が用いられる。

第１１図は本発明装置の第８実施例の回路図を示す。こ
のものは、第９図示の構成になる回路を回路Ａｌ　ｔ　
Ａ＄　１・・・の如＜Ａｎの回路までｎ段縦続接続した
ものであり、偶数ビットの制御信号にて夫々の段のスイ
ッチを制御し、−０，７５ｄＢ　、　　−１，５ｄＢ　
。

−２，２５ｄＢ、　−３ｄＢ、−３，７５ｄＢ、　−４
，５ｄＢ、・・・を得る。

第１２図は本発明装置の第９実施例の回路図を示す。同
図において、端子ｌは抵抗”２１を介して抵抗Ｒ２，〜
Ｒ２４の一端に接続されており、抵抗Ｒ２８〜Ｒ２４の
他端は夫々スイッチＳ、〜Ｓ、を介してアースされてい
る。非反転形のアンプ４の反転入力端子は抵抗Ｒａｓを
介して出力端子３に接続されており、反転入力端子と抵
抗Ｒ２１との接続点は抵抗Ｒ□〜Ｒ２７の一端に接続さ
れている。抵抗Ｒ□〜Ｒ□の他端は夫々スイッチ８０〜
Ｓ２を介してアースされている。

スイッチ８０〜８．は第２図示の回路による信号Ｄｏ−
Ｄ、により、スイッチＳ、〜Ｓ、は第１０図示の回路に
よる信号Ｄ３〜Ｄ、により制御され、第９図示の第７実
施例の回路と同様に４ビツトの制御信号Ｑ。−Ｑ、が用
いられる。

第１３図は本発明装置の第１Ｏ実施例の回路図を示す。

同図において、スイッチ８０〜Ｓ２は第２図示の回路に
よるＱｏ、　Ｑ、の信号によって得られる信号Ｄ０〜Ｄ
、により、スイッチＳ、〜Ｓ、は第１４図示の回路によ
るＱ、　、　Ｑ、の信号によって得られる信号り、〜Ｄ
、により夫々制御される。又、スイッチＳ、は信号Ｑ４
によって制御される。このものは、上記信号Ｑ０〜Ｑ４
の５ビツトによって制御される。

上述の如く、本発明になるレベル制御装置は、複数ビッ
トの組合わせによってスイッチ切換用の複数のデジタル
制御信号を並列に出力する回路と、該複数のデジタル制
御信号により夫々開閉成される複数のスイッチ（及びこ
のスイッチに接続された複数の抵抗）を接続され、該複
数のスイ゛ツチの開閉成の組合わせにより増幅率（複数
の抵抗の分割比）を可変されて入力信号レベルと出力信
号レベルとが指数関数的に可変される演算増幅回路とよ
りなるため、例えばマイクロコンピュータ等の出力によ
りスイッチの開閉成を適宜組合わせ、簡単な構成にて入
力信号を関数的に増減せしめて出力信号としてとり出し
得、例えば、テープレコーダ等にであるオーディオ信号
を録音する場合、入力信号レベルに対して最大出力信号
レベルを得る点を試験的に見出す際、出力信号を聴感特
性に合わせて（つまり、関数的に増減させて）そのレベ
ルを増減させ得るので、入力信号レベルを対数に変換す
る回路を特別に設けなければならないものに比して装置
を簡単に構成し得る等の特長を有する。

【図面の簡単な説明】

第１図は本発明装置の第１実施例の回路図、第２図は第
１図示の装置に用いるスイッチ切換制御信号を出力する
回路の回路図、第３図乃至第５図は夫々本発明装置の第
２乃至第４実施例の回路図、第６図は第５図示の装置に
用いるスイッチ切換制御信号を出力する回路の回路図、
第７図乃至第９図は夫々本発明装置の第５乃至第７実施
例の回路図、第１０図は第９図示の装置に用いるスイッ
チ切換制御信号を出力する回路の回路図、第１１図乃至
第１３図は夫々本発明装置の第８乃至第１Ｏ実施例の回
路図、第１４図は第１３図示の装置に用いるスイッチ切
換制御信号を出力する回路の回路図である。１・・・入力端子、２，２ａ　、２ｂ、２ｉ　〜２ｎ。４・・・演算増幅器、３・・・出力端子、５・・・マイ
クロコンピュータ、５ｏ−８６１１・・スイッチ、Ｒ８
−Ｒ，魯・・・抵抗。図面の浄書（内容ｔ′一度吏なし）第２図第４図ｐＩｌ＋第５区第６図第１３図第１４図手続補正書昭和５６年１１月１１日特許庁長官　　島田春樹　　　殿（特許庁審査官　　　　　　　　　殿）１、事件の表示昭和５６年特　許　願第　１６４５０５号−Ｚ発明の名
称レベル制御装置＆補正をする者特　　許　　出願人住　所　　４１２２１　　神奈川県横浜市神奈用区守屋
町３丁目１２番地名称　（４３２）　　日本ビクター株
式会社代表者　取締役社長　　宍　道　−Ｓ未代理人五補正命令の日付自発補正６、補正の対象図面。Ｚ補正の内容図面の浄書（内容に変更なし）。

Claims

【特許請求の範囲】

（１）複数ビットの組合わせによ′つてスイッチ切換用
の複数のデジタル制御信号を並列に出力する回路と、該
複数のデジタル制御信号により夫々開閉成される複数の
スイッチを接緒、され、該複数のスイッチの開閉成の組
合わせにより増幅率を可変されて入力信号レベルと出力
信号レベルとの比が関数的に可変される演算増幅回路と
よりなることを特徴とするレベル制御装置０
（２）該演算増幅器ｉは、反転形演算増幅器を設けられ
ており、該増幅率を可変される回路は、入、出力間に、
該スイッチを接続され、た抵抗にて構成される回路であ
ることを特徴とする特許請求の範囲第１項記載のレベル
制御装置。
（３）　　該複数のスイッチは、３個のスイ゛ノチで構
成されており、このうち−のスイッチは、他の２僧のス
イッチが共に閉成の時のみ閉成される力）、或いは他の
２個のスイッチが共に開成の時のみ開成されることを特
徴とする特許請求の範囲第１項記載のレベル制御装置。
（４）複数ビットの組合わせによってスイッチ切換用の
複数のディジタル制御信号を並列に出力する回路と、該
複数のデジタル制御信号により夫々開閉成される複数の
スイッチ及び該スイッチに接続された複数の抵抗を接続
され、該複数のスイッチの開閉成の組合わせにより該複
数の抵抗の分割比を可変されて入力信号レベルと出力信
号レベルとの比が関数的に可変される演算増幅回路とよ
りなることを特徴とするレベル制御装置。
（５）該演算増幅回路は、高入力インピーダンスの演算
増幅器で、該複数の抵抗は、該演算増幅器の入力に接侵
されることを特徴とする特許請求の範囲第４項記載のレ
ベル゛制御装置。