JPS5862934A - 電子スイツチ回路 - Google Patents
電子スイツチ回路Info
- Publication number
- JPS5862934A JPS5862934A JP16132181A JP16132181A JPS5862934A JP S5862934 A JPS5862934 A JP S5862934A JP 16132181 A JP16132181 A JP 16132181A JP 16132181 A JP16132181 A JP 16132181A JP S5862934 A JPS5862934 A JP S5862934A
- Authority
- JP
- Japan
- Prior art keywords
- output
- current
- trsq11
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/665—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only
- H03K17/666—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor
- H03K17/667—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor using complementary bipolar transistors
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は電子スイッチ回路に係り、特に大出力電流用
に好適するように改良したものに関する。 − 従来、音響機器におけるイコライデ切換回路等に用いら
れる電子スイッチ回路として第１図に示すように構成さ
れたものが知られている。
に好適するように改良したものに関する。 − 従来、音響機器におけるイコライデ切換回路等に用いら
れる電子スイッチ回路として第１図に示すように構成さ
れたものが知られている。
すなわち、こｔＬ−はパイ４−ラトランジスタによるア
ナログスイッチ回路であって、機械式スイッチＳの開閉
によ）正負電源＋ｖｃｃ ｊ −７ｍ１間で略差動増幅
器と何様に構成された各トランジスタＱ１〜Ｑ・の（電
流を制御して入力端子ＩＮＫ加えられ友交流信号を出力
端子ＯＵＴ Ｋ対して導出またＩＩｉ遮断し得るよう虻
なされているものである。
ナログスイッチ回路であって、機械式スイッチＳの開閉
によ）正負電源＋ｖｃｃ ｊ −７ｍ１間で略差動増幅
器と何様に構成された各トランジスタＱ１〜Ｑ・の（電
流を制御して入力端子ＩＮＫ加えられ友交流信号を出力
端子ＯＵＴ Ｋ対して導出またＩＩｉ遮断し得るよう虻
なされているものである。
ところで、かかる従来の電子スイッチ回路による出力電
流は主としてカレントミラー用トランジスタＱ４から流
れ込む電流によって制限されてしまう。
流は主としてカレントミラー用トランジスタＱ４から流
れ込む電流によって制限されてしまう。
このため、特に低インピーダンスの負荷を駆動する場合
のように大出力電流を必要とする用途では、負荷に流れ
る最大電流に等しい大電流を回路に常時流しておくよう
に設定しなければならないと共に１、バッファ増幅器會
付設しなければならないという欠点含有していた。
のように大出力電流を必要とする用途では、負荷に流れ
る最大電流に等しい大電流を回路に常時流しておくよう
に設定しなければならないと共に１、バッファ増幅器會
付設しなければならないという欠点含有していた。
この場合、多回路切換用ではその一つ一つにバッファ増
幅器を付設する必要があるから、全体としての使用素子
数が膨大なものになってしまい甚しく不経済である。
幅器を付設する必要があるから、全体としての使用素子
数が膨大なものになってしまい甚しく不経済である。
そこで、この発明は以上のような点に鑑みてなされたも
ので・従来のように回路に常時大電流を流しておく必要
がないと共に、パヅファ増幅器を必要とすることなく可
及的に簡易な構成でしかも確実に大出力電流が得られる
ように改良した極めて良好な電子スイッチ回路を提供す
ることを目的としている。
ので・従来のように回路に常時大電流を流しておく必要
がないと共に、パヅファ増幅器を必要とすることなく可
及的に簡易な構成でしかも確実に大出力電流が得られる
ように改良した極めて良好な電子スイッチ回路を提供す
ることを目的としている。
すなわち、この発明による電子スイッチ回路は、正相お
よび逆相成分に分割された入力信号がそれぞれベースに
供給される５ＥＰＰ構成の出力用トランジスタの各ベー
スにそれぞれ定電流回路を設け、これらの定電流回路を
スイッチ操作によ〕同時にオン、オフ状態にする如く構
成した点に特徴を有しているものである・ 以下図面を参照してこの発明の一実施例につ自詳細に説
明する。
よび逆相成分に分割された入力信号がそれぞれベースに
供給される５ＥＰＰ構成の出力用トランジスタの各ベー
スにそれぞれ定電流回路を設け、これらの定電流回路を
スイッチ操作によ〕同時にオン、オフ状態にする如く構
成した点に特徴を有しているものである・ 以下図面を参照してこの発明の一実施例につ自詳細に説
明する。
すなわち、１１２図に示すように入力端子ＩＮは、被切
換用の交流入力信号を正相および逆相成分に分割するた
めにダイオード接続された入力用のＮＰＮおよびＰＮＰ
）ランジスタＣｈ１ｅ Ｑ１２の共通エミッタに接続
されている。また、出力信号が導出される出力端子ＯＵ
Ｔ ｔ！各ベースが前記トランジスタＱ１１ａ Ｑ１２
の各ベースに且つ各コレクタが正電源＋ｖｃｃ ＊負電
源−Ｖ□に対応して接続されたいわゆるａＥＰＰ形出力
用のＮＰＮおよびＰＮＰ ）ランジスタＱ１ｓ ＃ Ｑ
ｔａの共通エミ、りにＩ［Ｉ続されている。
換用の交流入力信号を正相および逆相成分に分割するた
めにダイオード接続された入力用のＮＰＮおよびＰＮＰ
）ランジスタＣｈ１ｅ Ｑ１２の共通エミッタに接続
されている。また、出力信号が導出される出力端子ＯＵ
Ｔ ｔ！各ベースが前記トランジスタＱ１１ａ Ｑ１２
の各ベースに且つ各コレクタが正電源＋ｖｃｃ ＊負電
源−Ｖ□に対応して接続されたいわゆるａＥＰＰ形出力
用のＮＰＮおよびＰＮＰ ）ランジスタＱ１ｓ ＃ Ｑ
ｔａの共通エミ、りにＩ［Ｉ続されている。
そして、上記トランジスタＱ１１およびＱｔｚＫ対して
カレントミラー接続され比定電流回路用のＰＮＰおよび
ＮＰＮ ）ランジスタＣｈｓ ｅ Ｑ１４およびＱｌｙ
ｅ Ｑｌａ Ｉｄ各共過工Ｒｅメが正電源＋ｖａｇｓ
負電源−ｖＩＩＶＣ対応して接続されると共に、それら
の各ダイオード接続側Ｑ１ｓ ＃ ９１７がスイダチ８
１１および抵抗ａｔ１を直列に介して結合されている。
カレントミラー接続され比定電流回路用のＰＮＰおよび
ＮＰＮ ）ランジスタＣｈｓ ｅ Ｑ１４およびＱｌｙ
ｅ Ｑｌａ Ｉｄ各共過工Ｒｅメが正電源＋ｖａｇｓ
負電源−ｖＩＩＶＣ対応して接続されると共に、それら
の各ダイオード接続側Ｑ１ｓ ＃ ９１７がスイダチ８
１１および抵抗ａｔ１を直列に介して結合されている。
ここで、トランジスタ（ｈｓのコレクタとスイッチ８１
１の一端およびトランジスタＱ１７のコレクタと抵抗ａ
１ｔの一端との各接続中点Ａ、Ｊｔ！ＩＣ化される場合
には外部端子として導出されるととになる。
１の一端およびトランジスタＱ１７のコレクタと抵抗ａ
１ｔの一端との各接続中点Ａ、Ｊｔ！ＩＣ化される場合
には外部端子として導出されるととになる。
而して、以上の構成においてスイーツチ８１１が閉じら
れた状態で抵抗Ｒ，ＩＫ流れる電流は定電流回路用トラ
ン２スタＱ１ｓ ＊ （ｈａおよびＱｌｙ・Ｑｌａを介
して入カー用トランジスタ（ｈｌ−Ｑ１２ Ｋ流れ込む
こ４！：になる、ここで、定電流回路用トランジスタＱ
１ｓ ｔ Ｑ’１４および（ｈｙ −Ｑｔｓのベア性が
確保されていれば、Ｑｌａ側から流れ出す電流と９１ｓ
側に流れ込む電流とが等しくなるので・入力端子ＩＮＫ
は電流が流れない。
れた状態で抵抗Ｒ，ＩＫ流れる電流は定電流回路用トラ
ン２スタＱ１ｓ ＊ （ｈａおよびＱｌｙ・Ｑｌａを介
して入カー用トランジスタ（ｈｌ−Ｑ１２ Ｋ流れ込む
こ４！：になる、ここで、定電流回路用トランジスタＱ
１ｓ ｔ Ｑ’１４および（ｈｙ −Ｑｔｓのベア性が
確保されていれば、Ｑｌａ側から流れ出す電流と９１ｓ
側に流れ込む電流とが等しくなるので・入力端子ＩＮＫ
は電流が流れない。
この状態で入力端子ＩＮＫ交流入力信号が加えられたと
すると、既に順バイアス状態とされている入力用トラン
ジスタＱ１１ｅ Ｑ１２すなわち出力用トランジスタ０
１３ ＃ Ｑ１４０ペース回路を介して出力端子ＯＵＴ
Ｋ交流出力信号が導出される。
すると、既に順バイアス状態とされている入力用トラン
ジスタＱ１１ｅ Ｑ１２すなわち出力用トランジスタ０
１３ ＃ Ｑ１４０ペース回路を介して出力端子ＯＵＴ
Ｋ交流出力信号が導出される。
この場合、出力端子ＯＵＴ Ｋ接続される負荷（図示せ
ず）が低インピーダンスであったとすると、出力用トラ
ンジスタ９１ｓ ＋ ０１４ ＦｉＢ級動作をすること
になるので、入力側への影響は出力電流の１／／（但し
、βは出力用トランジスタの電流増幅率）Ｋ軽減されて
いる。つまシ、このことは大出力電流を必要とする場合
であっても１回路ＫＨ従来のよう一負荷に流れる最大電
流に等しい電流を常時流しておくことなく、常時＃ｆ＋
：Ｓ分に絞った小電流を流しておけばよく、しかも従来
のようＫｉ譬ツ７ア増幅器を接続することなくそのまま
で大出力電流が得られるようＫなることを意味している
。
ず）が低インピーダンスであったとすると、出力用トラ
ンジスタ９１ｓ ＋ ０１４ ＦｉＢ級動作をすること
になるので、入力側への影響は出力電流の１／／（但し
、βは出力用トランジスタの電流増幅率）Ｋ軽減されて
いる。つまシ、このことは大出力電流を必要とする場合
であっても１回路ＫＨ従来のよう一負荷に流れる最大電
流に等しい電流を常時流しておくことなく、常時＃ｆ＋
：Ｓ分に絞った小電流を流しておけばよく、しかも従来
のようＫｉ譬ツ７ア増幅器を接続することなくそのまま
で大出力電流が得られるようＫなることを意味している
。
一方、以上の状１［においてスイッチ８１１をそれまで
のオン状態からオフ状態にしたとすると、トランジスタ
Ｑ１ｂ ＊ Ｑｔａがそれぞれそれまでのオン状態から
オフ状態となるため、出力用トランジスタＱ１ｓ 、
Ｑｌａ Ｋベース電流が流れなくなる。すなわち、入力
用および出力用のトランジスタＱ１１ ・Ｑ１２および
Ｑｌｓ ＃ Ｑ１４がオフ状態とな夛、出力端子ＯＵＴ
からの出力信号が遮断されるようになる。
のオン状態からオフ状態にしたとすると、トランジスタ
Ｑ１ｂ ＊ Ｑｔａがそれぞれそれまでのオン状態から
オフ状態となるため、出力用トランジスタＱ１ｓ 、
Ｑｌａ Ｋベース電流が流れなくなる。すなわち、入力
用および出力用のトランジスタＱ１１ ・Ｑ１２および
Ｑｌｓ ＃ Ｑ１４がオフ状態とな夛、出力端子ＯＵＴ
からの出力信号が遮断されるようになる。
８１３図は他の実施例を示すもので、！［２図における
入力用ダイオードＱ１ｔ ＊ Ｑ１２に代えてトランジ
スタ９１１ａ ＊ ９１２ｍを使用した場合である。
入力用ダイオードＱ１ｔ ＊ Ｑ１２に代えてトランジ
スタ９１１ａ ＊ ９１２ｍを使用した場合である。
１１４図もまた他の実施例を示すもので、第３図におけ
る入力用トランジスタＱ１ｔ ｍ Ｑ１０および出力用
トランジスタ（ｈｓ ＊ Ｑ１４ Ｋ対してそれぞれ逆
耐圧用のダイオードＱ１１ｂ ＃ ＱｌｚｂおよびＱ１
ｓ＊ ａ Ｑ１４＆を直列に接続した場合である。これ
は入力信号電圧が入出力用トランジスタのコレクタ開放
エミッターペース間電圧ｖ０゜を越えてしまうようなこ
とがある場合に好適するものである。そして、特にＩＣ
化する場合には上述の逆耐圧用素子としてラテラル型の
トランジスタを使用することによル、容易に大入（出）
力用とすることができる。この場合ラテラルＰＮＰトラ
ンジスタと通常のバーチカルＮＰＮ ）ランジスタとで
はベース・エミ、り関−圧Ｖ□に差があるため、そのま
までは入出力間に直流の電位差が生じてしまうので、こ
れらのＮＰＮおよびＰＮＰ ）ランジスタの数を合わせ
て入出力端子ＩＮ。
る入力用トランジスタＱ１ｔ ｍ Ｑ１０および出力用
トランジスタ（ｈｓ ＊ Ｑ１４ Ｋ対してそれぞれ逆
耐圧用のダイオードＱ１１ｂ ＃ ＱｌｚｂおよびＱ１
ｓ＊ ａ Ｑ１４＆を直列に接続した場合である。これ
は入力信号電圧が入出力用トランジスタのコレクタ開放
エミッターペース間電圧ｖ０゜を越えてしまうようなこ
とがある場合に好適するものである。そして、特にＩＣ
化する場合には上述の逆耐圧用素子としてラテラル型の
トランジスタを使用することによル、容易に大入（出）
力用とすることができる。この場合ラテラルＰＮＰトラ
ンジスタと通常のバーチカルＮＰＮ ）ランジスタとで
はベース・エミ、り関−圧Ｖ□に差があるため、そのま
までは入出力間に直流の電位差が生じてしまうので、こ
れらのＮＰＮおよびＰＮＰ ）ランジスタの数を合わせ
て入出力端子ＩＮ。
ＯＵＴ間を同電位となるように考慮される必要がある。
８１１５図ＦｉＩ！３図における入力用トランジスタＱ
１１ａ ＊ Ｑｔｚａのペース電流を打ち消すように王
制のカレントミラートランジスタＱｔｓａ ＃ ４ｔｉ
ａ管ペース電流補正形としたものである。
１１ａ ＊ Ｑｔｚａのペース電流を打ち消すように王
制のカレントミラートランジスタＱｔｓａ ＃ ４ｔｉ
ａ管ペース電流補正形としたものである。
そして、このような＠３図乃至ｌｌｌ５図の実施例によ
っても第２図の実施例と同様に、低インピーダンス負荷
の駆動を可能にすると共にオン動作時の消費電力を小さ
くし得、しかも従来のようにバッフ、ア増幅器を付設す
る場合に比して使用する素子数を削減し得るという効果
を奏し得るものである。但し、第３図乃至第４図におい
て第２図と同様に構成される部分については同一符号を
付してそれらの説明を準用するものとする。
っても第２図の実施例と同様に、低インピーダンス負荷
の駆動を可能にすると共にオン動作時の消費電力を小さ
くし得、しかも従来のようにバッフ、ア増幅器を付設す
る場合に比して使用する素子数を削減し得るという効果
を奏し得るものである。但し、第３図乃至第４図におい
て第２図と同様に構成される部分については同一符号を
付してそれらの説明を準用するものとする。
なお１、この発＃ＪＦｉ上町し且つ図示した実施例のみ
に限定されることなく、この発明の要旨を逸脱しない範
囲で種々の変形や適用が可能であることは言う迄もない
。
に限定されることなく、この発明の要旨を逸脱しない範
囲で種々の変形や適用が可能であることは言う迄もない
。
従って、以上瞳述したようにこの発明によれば、従来の
ように回路に常時大電流を流しておく必要がないと共に
、パ、ファ増幅器を必要とする仁となく、可及的に簡易
な構成でしかも確ＩＩＫ大出力電流が得られるように改
良した極めて良好な電子スイッチ回路を提供することが
可能となる。
ように回路に常時大電流を流しておく必要がないと共に
、パ、ファ増幅器を必要とする仁となく、可及的に簡易
な構成でしかも確ＩＩＫ大出力電流が得られるように改
良した極めて良好な電子スイッチ回路を提供することが
可能となる。
第１図は従来の電子スイッチ回路を示す構成説明図、１
１１２図はこの発明に係る電子スイッチ回路の一実施例
を示す構成説明図、第３図乃至１１１５図は同じく他の
実施例を示す構成説明図である。 ＩＮ・・・入力端子、ＯＵＴ・・・出力端子、Ｑ１１〜
Ｑ１ａ・・・トランジスタ、Ｒ１１・・・抵抗、Ｓ１１
・・・スイッチ、出願人代理人 弁理士 鈴 江 武
彦Ｊｌｌ１図 ＩＩＺ図
１１２図はこの発明に係る電子スイッチ回路の一実施例
を示す構成説明図、第３図乃至１１１５図は同じく他の
実施例を示す構成説明図である。 ＩＮ・・・入力端子、ＯＵＴ・・・出力端子、Ｑ１１〜
Ｑ１ａ・・・トランジスタ、Ｒ１１・・・抵抗、Ｓ１１
・・・スイッチ、出願人代理人 弁理士 鈴 江 武
彦Ｊｌｌ１図 ＩＩＺ図
Claims (1)
- 入力信号を正相および逆相成分に分割する手段と、この
手段による正相および逆相成分が互いのベースに対応的
に供給され為もので、５ＥＰＰ構成をとる出力用の一対
のトランジスタと、これら一対のトランジスタの各ベー
スに対応して接続される一対の定電流回路と、これら一
対の定電流回路をスイッチ操作により同時にオン、オフ
状態にする手段とを具備してなることを特徴とする電子
スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16132181A JPS5862934A (ja) | 1981-10-09 | 1981-10-09 | 電子スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16132181A JPS5862934A (ja) | 1981-10-09 | 1981-10-09 | 電子スイツチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5862934A true JPS5862934A (ja) | 1983-04-14 |
Family
ID=15732863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16132181A Pending JPS5862934A (ja) | 1981-10-09 | 1981-10-09 | 電子スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5862934A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS612409A (ja) * | 1984-06-15 | 1986-01-08 | Hitachi Ltd | 増幅回路 |
-
1981
- 1981-10-09 JP JP16132181A patent/JPS5862934A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS612409A (ja) * | 1984-06-15 | 1986-01-08 | Hitachi Ltd | 増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292031B1 (en) | Level shift circuit with common mode level control | |
| KR0131334B1 (ko) | 증폭기 회로 | |
| US4977378A (en) | Rapid-response differential amplifier with rail-to-rail input capability | |
| US4361816A (en) | Current mirror amplifiers with programmable gain | |
| KR960005746B1 (ko) | 멀티플렉서 회로 | |
| EP0522786A1 (en) | Dynamic biasing for class A amplifier | |
| EP0043257B1 (en) | Operational amplifier with programmable gain | |
| US4523154A (en) | Enhanced-accuracy semiconductor power amplifier | |
| JPS5862934A (ja) | 電子スイツチ回路 | |
| US3633165A (en) | Analog data transmission system | |
| US4731589A (en) | Constant current load and level shifter circuitry | |
| JPS6382119A (ja) | コンパレ−タ | |
| US5963065A (en) | Low offset push-pull amplifier | |
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JPH0635542Y2 (ja) | 演算増幅回路 | |
| US5015887A (en) | A-B buffer circuit with TTL compatible output drive | |
| KR100431173B1 (ko) | 오디오/비디오상호접속용오디오차동버스수신기 | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JPS587690Y2 (ja) | ゾウフクキニオケル アイドリングデンリユウセイギヨカイロ | |
| JPH0315844B2 (ja) | ||
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JP2511958B2 (ja) | マルチプレクサ回路 | |
| JPH04329707A (ja) | 利得切換増幅器 | |
| JPH0715250A (ja) | 増幅回路 | |
| JPH0918252A (ja) | 高電圧演算増幅器の出力段 |