JPS587690Y2 - ゾウフクキニオケル アイドリングデンリユウセイギヨカイロ - Google Patents

Description

【考案の詳細な説明】 この考案は、増幅器のプッシュプル出力段に流れるアイ
ドリング電流を制御し、この出力段の動作点を必要に応
じてＡ級からＢ級へ、又Ｂ級からＡ級に変化させるため
のアイドリング電流制御回路に関するものである。

従来のシングルエンデイットプッシュプル増幅器におい
ては、そのプッシュプル出力段に流れるアイドリング電
流の制御は、プリドライバ一段の負荷として接続された
可変抵抗素子、すなわち異極性のドライバートランジス
タの両ベース間に接続された可変抵抗素子の抵抗値を変
化させることによりおこなわれている。

しかしながらこの可変抵抗素子には増幅器に印加される
被増幅信号（交流信号）が重畳され、この被増幅信号に
より常時スイングされる形で動作するため、その抵抗値
を例えば電子的に変化させるような手段をとった場合に
おいては、増幅器の入力信号（交流信号）に対してアイ
ソレーション機能（絶縁手段）を持たせた形でその抵抗
値が可変できるように回路設計を行なわなければならな
い。

すなわち上記可変抵抗手段を浮動型の回路としなければ
ならないが、電子的に動作する浮動型の可変抵抗手段を
構成するためには複雑な回路が必要となり、コストが上
昇するという不都合が生ずる。

その代用としてリレーやフォトカプラーを用いて入力交
流信号に対して制御回路を交流的に絶縁することも考え
られるが、リレーやフォトカプラー等を採用することに
よる動作上の信頼性の低下は免れないものとなる。

この考案は入力交流信号の伝送系にはほとんど関係のな
い、直流成分のみを扱う回路部分で、アイドリング電流
の制御を可能としたことで、上記従来のような不都合を
除去しようとするものである。

以下この考案の一実施例を図面に従って説明する。

すなわち図において被増幅信号は、符号ＩＮで示す入力
端子に印加され、エミッタが共通接続された第１のトラ
ンジスタＴｒ１および第２のトランジスタＴｒ２のうち
、一方のトランジスタＴｒ１のベースに印加される。

他方のトランジスタＴｒ２のベースには後述する出力段
からの直流成分が帰還信号として入力されている。

上記一対のトランジスタＴｒ１．Ｔｒ２の共通エミッタ
接続点は可変抵抗素子ＶＲを介して、正電源端子子Ｂ（
第１の電源端子）に接続され、上記一対のトランジスタ
の共通エミッタ電流をこの抵抗素子ＶＲにより制御でき
るよう威されている。

上記一対のトランジスタＴｒ工、Ｔｒ２のコレクタは、
抵抗Ｒ１およびＲ２を介して負電源端子−Ｂ（第２の電
源端子）に接続されると共にそれぞれのコレクタには、
次段のプリドライブ段の一部を構成する一対のトランジ
スタＴｒ３（第３のトランジスタ）、Ｔｒ４（第４のト
ランジスタ）のベースが接続されている。

この一対のトランジスタＴｒ３．Ｔｒ４のエミッタは共
通接続され、その共通エミッタ接続点は抵抗Ｒ３を介し
て負電源端子−Ｂに接続されている。

上記トランジスタＴｒ３のコレクタと正電源端子子Ｂと
の間、および上記トランジスタＴｒ４のコレクタと正電
源端子子Ｂとの間には、それぞれ抵抗Ｒ４およびダイオ
ードＤと抵抗Ｒ５との直列回路を介してカレントミラー
回路ＣＭが挿入され、一対のトランジスタＴｒ３．Ｔｒ
４の両コレクタにほぼ同一値の電流を流すよう構成され
ている。

このカレントミラー回路ＣＭは同極性のトランジスタＴ
ｒ５．Ｔｒ６を有し、トランジスタＴｒ５のベース・コ
レクタ間がショートされ、又トランジスタＴｒ５のベー
スと、トランジスタＴｒ６のベースが接続されると共に
、両トランジスタＴｒ５．Ｔｒ６のエミッタはそれぞれ
抵抗Ｒ６，Ｒ７を介して正電源端子子Ｂに接続された構
成となっている。

Ｔｒ７．Ｔｒ８はプッシュプル動作を威す異極性のドラ
イバートランジスタであり、それぞれのベースはバイア
ス抵抗として働く上記抵抗Ｒ５およびダイオードＤより
戊る直列回路の両端に接続され、その一方のトランジス
タＴｒ７のコレクタは上記正電源端子子Ｂに、又他方の
トランジスタＴｒ８のコレクタは上記負荷電源端子−Ｂ
にそれぞれ接続されている。

そしてそれらの各エミッタはプッシュプル動作を威す異
極性の出力トランジスタＴｒ８．Ｔｒｌｏの各ベースに
接続されている。

上記出力トランジスタＴｒ９．Ｔｒ１ｏはそれぞれのコ
レクタが上記正電源端子子Ｂおよび負電源端子Ｂに接続
され、各エミッタはエミッタ抵抗を介して共通接続され
、出力端ＯＵＴに導かれると共に、上記トランジスタＴ
ｒ２のベースに帰還抵抗Ｒ８を介して接続され、該トラ
ンジスタＴｒ２に直流帰還を与えている。

以上の構成において、上記可変抵抗素子ＶＲの抵抗値を
変化させると、一対のトランジスタＴｒ１゜Ｔｒ２の共
通エミッタ電流が変化されることになる。

例えば可変抵抗素子ＶＲを増大させたとすると、その共
通エミッタ電流は低下し、抵抗Ｒ１，Ｒ２に流れる電流
は共に低下する。

その結果トランジスタＴｒ３．Ｔｒ４のベース電位は共
に負電源−Ｂ側に近ずくことになり、トランジスタＴｒ
３．Ｔｒ４のコレクタ電流は共に等しい割合で低下する
ことになる。

この場合、例えば一方のトランジスタＴｒ３のコレクタ
電流の減少に伴なって、これと同じ量だけトランジスタ
Ｔｒ５のコレクタ電流が減少し、このコレクタ電流の減
少は、カレントミラー回路ＣＭの作用により、そのまま
トランジスタＴｒ６のコレクタ電流の減少となって現わ
れる。

一方トランジスタＴｒ４においてもコレクタ電流が減少
するため、トランジスタＴｔ４および丁ｒ６のコレクタ
電流は相互に等しい割合で減少することになり、その結
果抵抗Ｒ５とダイオードＤから戊る直列回路の両端の電
圧値は相互に等しい割合で、正電源端子子Ｂおよび負電
源端子−Ｂの電圧に近ずくことになる。

これを換言すれば、ドライバートランジスタＴｒ７．Ｔ
ｒ８および゛出力段トランジスタＴｒ９．Ｔｒ１ｏノア
イドリング電流が低下し、その出力段の動作点がＡ級か
らＢ級へ移動することになる。

しかも出力段の動作点が移動する際に、上述のとおり、
抵抗Ｒ５とダイオードＤとの直列回路の両端の電圧値は
相互に等しい割合で、正負の電源端子子Ｂ、−Ｂに近ず
く作用を呈するため、増幅器の出力端ＯＵＴにおける中
点電圧は常に零ボルトに保持される。

以上は、可変抵抗素子ＶＲの抵抗値を増大させることで
出力段トランジスタのアイドリング電流を低下せしめ、
その動作点をＡ級からＢ級に移動させる点について説明
したが、この状態で可変抵抗素子ＶＲの抵抗値を減少さ
せれば、上記と逆の作用により、出力段トランジスタの
アイドリング電流は増大し、その動作点はＢ級からＡ級
に移動することになる。

しかもカレントミラー回路ＣＭの作用により、その動作
点がＢ級からＡ級に移動する際にも、出力端ＯＵＴにお
ける中点電圧に変化を生じさせることはなく、常に零ボ
ルトに保持される。

なお上記可変抵抗素子ＶＲは予め設定された２つの抵抗
器を直列接続しておき、その一方の抵抗器の両端間に接
続したスイッチのオン、オフによって制御するのが好ま
しく、又上記スイッチは、トランジスタ等の電子的なス
イッチを用いることができる。

以上の説明で明らかなとおり、この考案によるアイドリ
ング電流制御回路は入力段における差動増幅器の共通エ
ミッタ電流を変化させることで達成しており、従って入
力交流信号にはほとんど関係のない直流成分を扱う回路
部分で、アイドリング電流の制御を可能としている。

それ故、上述したようにフォトカプラーやリレー等のよ
うな交流信号に対して絶縁機能を有するような特殊な素
子を用いる必要性もなく、これらの素子を用いることに
よる動作上の信頼性の低下を防止することができる。

又、アイドリング電流は交流的にアースに近い電源回路
（図示例では正電源端子子Ｂ）部分で制御されるため、
増幅器のＳ／Ｎを低下させるような不都合も生じない。

【図面の簡単な説明】

図面はこの考案の一実施例を示した結線図である。 ＩＮ・・・・・・入力端子、ＯＵＴ・・・・・・出力端
子、十Ｂ・・・・・・第１の電源端子、−Ｂ・・・・・
・第２の電源端子、ＶＲ・・・・・・可変抵抗素子、Ｃ
Ｍ・・・・・・カレントミラー回路、Ｔｒ１〜Ｔｒ１ｏ
・・・・・・トランジスタ、Ｒ５・・・・・・バイアス
抵抗。

Claims (1)

【実用新案登録請求の範囲】
1. エミッタが共通接続され、その一方のベースに被増幅信
   号が印加されるとともに、他方のベースに出力段より直
   流帰還信号が印加される第１と第２のトランジスタＴｒ
   １．Ｔｒ２、この第１と第２のトランジスタの共通エミ
   ッタ接続点と第１の電源端子子Ｂとの間に接続され、上
   記第１と第２のトランジスタＴｒｌ、Ｔｒ２の共通エミ
   ッタ電流を制御する可変抵抗素子ＶＲ１上記第１と第２
   のトランジスタＴｒ１．Ｔｒ２のコレクタにそれぞれの
   ベースが接続され、かつエミッタが共通接続されてその
   エミッタ共通接続点が抵抗を介して第２の電源端子−Ｂ
   に接続された第３と第４のトランジスタＴｒ３゜Ｔｒ４
   、上記第３のトランジスタＴｒ３のコレクタ側と上記第
   １の電源端子子Ｂとの間、および上記第４のトランジス
   タＴｒ４のコレクタ側と上記第１の電源端子子Ｂとの間
   に接続され、上記第３と第４のトランジスタＴｒ３．Ｔ
   ｒ４のコレクタにほぼ同一電流を流すカレントミラー回
   路ＣＭ、上記第４のトランジスタＴｒ４のコレクタと上
   記カレントミラー回路ＣＭとの間に接続されたバイアス
   抵抗Ｒ５、このバイアス抵抗Ｒ５の両端にそれぞれのベ
   ースが接続された互いに異極性のドライバートランジス
   タＴｒ７．Ｔｒ８、コノドライバートランジスタＴｒ７
   ．Ｔｒ８ノ出力がベースに印加された出力段トランジス
   タＴｒ９．Ｔｒ１ｏとを備え、上記第１と第２のトラン
   ジスタＴｒ１．Ｔｒ２の共通エミッタ電流を上記可変抵
   抗素子ＶＲで制御することで、出力段トランジスタＴｒ
   ９．Ｔｒｌｏのアイドリング電流を制御するようにして
   成る増幅器におけるアイドリング電流制御回路。