JPS5857741A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5857741A JPS5857741A JP15666581A JP15666581A JPS5857741A JP S5857741 A JPS5857741 A JP S5857741A JP 15666581 A JP15666581 A JP 15666581A JP 15666581 A JP15666581 A JP 15666581A JP S5857741 A JPS5857741 A JP S5857741A
- Authority
- JP
- Japan
- Prior art keywords
- earthing
- layer
- metal material
- metal
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、特に高周波用の装置に関するもの
である。
である。
一般に高周波トランジスタは入力、出力、接地の各々の
外部導出端子を有しており、それぞれの端子は半導体容
器を形成する底板もしくは壁部材のメタライズ部に固着
され、かつ半導体素子表面く形成された電極とは金属細
線を介して電気的に接続されている。高周波用途のもの
では実用化に供する為、容器外ＶＣＷＩＬ付けられた接
地端子を高周波的な接地面に接続しているのが現状であ
り、容器自体が様々な接地形式（例えばシリコントラン
ジスタの場合、エミッタ接地、ベース接地、コレクタ接
地）Ｋ適用出来る様工夫されている。
外部導出端子を有しており、それぞれの端子は半導体容
器を形成する底板もしくは壁部材のメタライズ部に固着
され、かつ半導体素子表面く形成された電極とは金属細
線を介して電気的に接続されている。高周波用途のもの
では実用化に供する為、容器外ＶＣＷＩＬ付けられた接
地端子を高周波的な接地面に接続しているのが現状であ
り、容器自体が様々な接地形式（例えばシリコントラン
ジスタの場合、エミッタ接地、ベース接地、コレクタ接
地）Ｋ適用出来る様工夫されている。
しかしながら素子インピーダンスが低い電力用素子の場
合、あるいは使用周波数が高い場合に於ては、容器自身
のメタライズ部、あるいは金属細線部のインダクタンス
、あるいはキャパシタンス等の寄生素子の影響が無視出
来なくなる。従りてト２／ジスタをニオツタ接地、ある
いはペース接地で使用する場合、高周波的な接地面と素
子自身の接地用電極（二定ツタあるいはベース）は金属
細線によって電気的に接続されているものの１回Ｗ＆あ
るいは容器の接地端子と素子自身の接地用電極とを同電
位に保つ事が困−となり、利得の低下あるいは電気的安
定性を欠く事になる。
合、あるいは使用周波数が高い場合に於ては、容器自身
のメタライズ部、あるいは金属細線部のインダクタンス
、あるいはキャパシタンス等の寄生素子の影響が無視出
来なくなる。従りてト２／ジスタをニオツタ接地、ある
いはペース接地で使用する場合、高周波的な接地面と素
子自身の接地用電極（二定ツタあるいはベース）は金属
細線によって電気的に接続されているものの１回Ｗ＆あ
るいは容器の接地端子と素子自身の接地用電極とを同電
位に保つ事が困−となり、利得の低下あるいは電気的安
定性を欠く事になる。
本発明の目的とする所は、いかなる接地形式に於ても、
素子自体を高周波的接地面に固着可能とする構造をもつ
半導体装置を提供する事にある。
素子自体を高周波的接地面に固着可能とする構造をもつ
半導体装置を提供する事にある。
本発明の理解を深める九め、従来の構造と対比させて図
面に従って説明する。第１図は従来構造のトランジスタ
チップ及び容器が一体化された場合である。トランジス
タチップ２は容ＩＳ１のメタライズ部３に固着され、コ
レクタとして出力端子４ヘメタ２イズ層３を介して電気
的に接続されている。一方、トランジスタチップ表面に
形成され次入力あるいは接地電極（ベースあるいけエミ
ッタ電極）５は、金属細線７＠：介して入力あるいけ接
地端子６へ電気的に接続されている。従って。
面に従って説明する。第１図は従来構造のトランジスタ
チップ及び容器が一体化された場合である。トランジス
タチップ２は容ＩＳ１のメタライズ部３に固着され、コ
レクタとして出力端子４ヘメタ２イズ層３を介して電気
的に接続されている。一方、トランジスタチップ表面に
形成され次入力あるいは接地電極（ベースあるいけエミ
ッタ電極）５は、金属細線７＠：介して入力あるいけ接
地端子６へ電気的に接続されている。従って。
高周波的には金属細線７の有するインダクタンスの影響
で、電極５と接地端子６とは同電位に保つ事が困難であ
る。更に：Ｆｉ、中導体素導体素子に対しても、容ｗｌ
ｌの熱伝導度に依存する熱放散しか考えられず、容ｖＳ
１の材料の選択に電気的に絶縁性が良く、かつ熱伝導度
が良い事の条件を併せて考慮する事が必要となる。
で、電極５と接地端子６とは同電位に保つ事が困難であ
る。更に：Ｆｉ、中導体素導体素子に対しても、容ｗｌ
ｌの熱伝導度に依存する熱放散しか考えられず、容ｖＳ
１の材料の選択に電気的に絶縁性が良く、かつ熱伝導度
が良い事の条件を併せて考慮する事が必要となる。
第２図は本発明による半導体装置の一実ｍ例を示す構造
図である。第１図と対比させて説明を行なうが、容器の
接地端子１６は金属体で構成され、直接半導体チップ１
２がその上に固着されている事に留意されたい。半導体
チッ７′１２表面の接地用電極１５（ペースあるいはエ
イツタ）はチップ側面に沿って形成された導体１８を介
して金属体１６に接続されており、高周波的な接地面に
近接している事、又接地端子１６が金属の固ｔシである
事から１発熱放散の効果に関しても大きな長所を有する
事になる。
図である。第１図と対比させて説明を行なうが、容器の
接地端子１６は金属体で構成され、直接半導体チップ１
２がその上に固着されている事に留意されたい。半導体
チッ７′１２表面の接地用電極１５（ペースあるいはエ
イツタ）はチップ側面に沿って形成された導体１８を介
して金属体１６に接続されており、高周波的な接地面に
近接している事、又接地端子１６が金属の固ｔシである
事から１発熱放散の効果に関しても大きな長所を有する
事になる。
次に本発明の構造を有する半導体素子の製造工程をＮＰ
Ｎ ）ラノジスタを例にして説明する。第３図−１は、
集積回路製造技術を用いてＮＰＮ ）う／ジスタを製作
し念場合の断面図、第３図−２はその平面図である。
Ｎ ）ラノジスタを例にして説明する。第３図−１は、
集積回路製造技術を用いてＮＰＮ ）う／ジスタを製作
し念場合の断面図、第３図−２はその平面図である。
Ｐ−半導体基板１１１上ＶＣｎ＋埋込層１１２を形成し
、更にＮ−エピタキシアル層１１３を成長させ、埋込層
２上のエピタキシアル層１１３に所望の直流及び高周波
特性を有するエミッタ領域１１５、ベース領域１１４
、コレクタ覗シ出し領域１１６を形成する。この形成方
法は従来接衝と何ら変る所は無い、又、上記トランジス
タ領域１１３．１１４，１１５ を形成する前工程に
於て埋込層１１２ｔ−囲む能動領域以外の部分１１７の
エピタキシアル層は、熱酸化等の技術を用いて絶縁膜化
しておく０次に、第３図−３に示す様に１接地と勺るべ
色領域１１９ （本実施例では二定ツタ）のみの絶縁１
１１１８を開口し、能動領域１１６以外の外側全面と領
域１１９ Ｋ金属１１０を被着する。＠３図−４に於て
斜線を施した部分に金属１１０が被着されている。第３
図−５に於ては。
、更にＮ−エピタキシアル層１１３を成長させ、埋込層
２上のエピタキシアル層１１３に所望の直流及び高周波
特性を有するエミッタ領域１１５、ベース領域１１４
、コレクタ覗シ出し領域１１６を形成する。この形成方
法は従来接衝と何ら変る所は無い、又、上記トランジス
タ領域１１３．１１４，１１５ を形成する前工程に
於て埋込層１１２ｔ−囲む能動領域以外の部分１１７の
エピタキシアル層は、熱酸化等の技術を用いて絶縁膜化
しておく０次に、第３図−３に示す様に１接地と勺るべ
色領域１１９ （本実施例では二定ツタ）のみの絶縁１
１１１８を開口し、能動領域１１６以外の外側全面と領
域１１９ Ｋ金属１１０を被着する。＠３図−４に於て
斜線を施した部分に金属１１０が被着されている。第３
図−５に於ては。
更に全面に絶縁膜２１１ｔ−被着し、能動領域の金」■
０で被着されない部分に位置しているコレクタ覗り出し
孔２１２およびベースｗＲ夛出し孔２１３を開口し、適
尚な配線パター７ｆｒ行なうぺ〈金属を被着し、出力電
極２１４および入力電極２１５を形成する。
０で被着されない部分に位置しているコレクタ覗り出し
孔２１２およびベースｗＲ夛出し孔２１３を開口し、適
尚な配線パター７ｆｒ行なうぺ〈金属を被着し、出力電
極２１４および入力電極２１５を形成する。
この様にして構成された半導体素子が複数個配列された
ウェハー２１６の裏面２１７を！！Ｉ！にして。
ウェハー２１６の裏面２１７を！！Ｉ！にして。
石英板２１８等に貼付は赤外線目金せあるいは両面目金
せ等の技術を用いて、所望の大Ｉさく素子数は複数個即
ち集積回路でも良い）になるべくウェハー裏面に金属２
１９を被着形成する。次に金属２１９をマスクにして、
裏面のシリコン２１７を裏面に達する壕で弗酸系の液中
に於てエツチング除去する。第３図−７は素子分離が完
了し、第３図−３で素子表面に被着した接地用金属１１
０が露出した状態を示す。この状態に於て、更にウェハ
ー裏面に被着され念金属２１９の上および側面となった
シリコン部２２０ Ｋ金属２２１を被着する。
せ等の技術を用いて、所望の大Ｉさく素子数は複数個即
ち集積回路でも良い）になるべくウェハー裏面に金属２
１９を被着形成する。次に金属２１９をマスクにして、
裏面のシリコン２１７を裏面に達する壕で弗酸系の液中
に於てエツチング除去する。第３図−７は素子分離が完
了し、第３図−３で素子表面に被着した接地用金属１１
０が露出した状態を示す。この状態に於て、更にウェハ
ー裏面に被着され念金属２１９の上および側面となった
シリコン部２２０ Ｋ金属２２１を被着する。
この様にして、各接地形式に応じた接地電極用金属が素
子弐面から側面にそって形成される。又、接地形式に応
じた容器の開発必要も無くなる。この結果、接地インダ
クタンスは極めて減少され。
子弐面から側面にそって形成される。又、接地形式に応
じた容器の開発必要も無くなる。この結果、接地インダ
クタンスは極めて減少され。
かつ放熱特性も大きく向上することかで睡る。又。
素子の入力および出力電極配線は接地用配線？介して基
板と対向しているあで浮遊容量も極めて小さい。
板と対向しているあで浮遊容量も極めて小さい。
ここではガとしてシリコントランジスタを示したが、表
面に入出力および接地電極を有する８ｌ−ＦＥＴ、又他
の材料を使用する増巾素子についても適用できる。
面に入出力および接地電極を有する８ｌ−ＦＥＴ、又他
の材料を使用する増巾素子についても適用できる。
第１図は従来のトランジスタ及び容器が一体化された断
面図である。 １・・・・・・半導体容器、２・・・・・・半導体素子
、３・・・・・・メタライズ部、４・・・・・・出力端
子、５・・・・・・接地電極。 ６・・・・・・接地端子、７・・・・・・金属細線。 ＃！２図は本発明によるトランジスタ及び容器が一体化
された断面図である。 １１・・・・・・基板、１２・・・・・・半導体チップ
、１３・・・・・・メタライズ部、１４・・・・・・外
部端子、１５・・・・・・接地金属、１６・・・・・・
接地端子、１１・・・・・・金属細線、１８・・・・・
・金属。 第３図−１〜７は夫々本発明の一実施例によるトランジ
スタ素子の各製造工種での断面図である。 １１１・・・・・・Ｐ−サブストレー）、１１２・・・
・・・Ｎ＋埋込層、１１３・・・・・・Ｎ−エピタキシ
アル層、１１４・・・・・・ベースｌｉ域、ｔｘｓ・・
・・・・二定ツタ領域％ １１６・・・・・・コレクタ
コンタクト領域、１１７・山・・絶縁領域、１１８・・
・・・・絶Ｉｌｋ襖、１１９・・・・・・工ｆｙタコン
タクト窓、１１０・・・・・・接地電極、２１１・・・
・・・絶縁膜％ ２１２・・・・・・コレクタコンタク
ト１２１３・・・・・・ベースコンタク）ｇ、２１４・
・・・・・コレクタ（出力）電極、２１５・・・・・・
ベース（入力）電極、２１６・・・・・・ウェハー、２
１７・旧・・ウェハー裏面、２１８・・・・・・石英板
、２１９・・・・・・金属％ ２２０・・・・・・シリ
コン側面、２２１・・・・・・金属。
面図である。 １・・・・・・半導体容器、２・・・・・・半導体素子
、３・・・・・・メタライズ部、４・・・・・・出力端
子、５・・・・・・接地電極。 ６・・・・・・接地端子、７・・・・・・金属細線。 ＃！２図は本発明によるトランジスタ及び容器が一体化
された断面図である。 １１・・・・・・基板、１２・・・・・・半導体チップ
、１３・・・・・・メタライズ部、１４・・・・・・外
部端子、１５・・・・・・接地金属、１６・・・・・・
接地端子、１１・・・・・・金属細線、１８・・・・・
・金属。 第３図−１〜７は夫々本発明の一実施例によるトランジ
スタ素子の各製造工種での断面図である。 １１１・・・・・・Ｐ−サブストレー）、１１２・・・
・・・Ｎ＋埋込層、１１３・・・・・・Ｎ−エピタキシ
アル層、１１４・・・・・・ベースｌｉ域、ｔｘｓ・・
・・・・二定ツタ領域％ １１６・・・・・・コレクタ
コンタクト領域、１１７・山・・絶縁領域、１１８・・
・・・・絶Ｉｌｋ襖、１１９・・・・・・工ｆｙタコン
タクト窓、１１０・・・・・・接地電極、２１１・・・
・・・絶縁膜％ ２１２・・・・・・コレクタコンタク
ト１２１３・・・・・・ベースコンタク）ｇ、２１４・
・・・・・コレクタ（出力）電極、２１５・・・・・・
ベース（入力）電極、２１６・・・・・・ウェハー、２
１７・旧・・ウェハー裏面、２１８・・・・・・石英板
、２１９・・・・・・金属％ ２２０・・・・・・シリ
コン側面、２２１・・・・・・金属。
Claims (1)
- 【特許請求の範囲】 半導体素子チップは接地用金属体上に固着され。 かつこの接地用金属板は前記半導体素子チップの側面に
沿って形成された第１の導体および前記半導体素子チッ
プの表面に設けられた第２の導体を介して前記半導体素
子チップの接地用半導体領域に接続されていることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15666581A JPS5857741A (ja) | 1981-10-01 | 1981-10-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15666581A JPS5857741A (ja) | 1981-10-01 | 1981-10-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5857741A true JPS5857741A (ja) | 1983-04-06 |
Family
ID=15632622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15666581A Pending JPS5857741A (ja) | 1981-10-01 | 1981-10-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857741A (ja) |
-
1981
- 1981-10-01 JP JP15666581A patent/JPS5857741A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3969745A (en) | Interconnection in multi element planar structures | |
| JP5048230B2 (ja) | 半導体装置およびその製造方法 | |
| JP4538107B2 (ja) | 半導体素子及び金属化層を有する絶縁層が接着剤により取付られているガラス支持体を有する半導体装置 | |
| JPH09508501A (ja) | 能動素子及び受動素子を有する集積化された半導体装置 | |
| JPS58106849A (ja) | 低寄生容量半導体装置 | |
| US3518504A (en) | Transistor with lead-in electrodes | |
| JP2991168B2 (ja) | 半導体装置およびその製造方法 | |
| US5569952A (en) | Semiconductor device with a semiconductor element provided in a mesa structure | |
| JPS5857741A (ja) | 半導体装置 | |
| JPS5914906B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0629376A (ja) | 集積回路装置 | |
| US3268778A (en) | Conductive devices and method for making the same | |
| JPS5895862A (ja) | 積層構造半導体装置 | |
| JPH05335487A (ja) | 伝送回路素子 | |
| JPS5892277A (ja) | 電界効果トランジスタの製造方法 | |
| JP2970622B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62211962A (ja) | 高周波半導体装置の製造方法 | |
| JP3070209B2 (ja) | 半導体集積回路 | |
| JPS58106848A (ja) | 低寄生容量半導体装置およびその製造方法 | |
| JPS6146049A (ja) | 半導体装置 | |
| JPH041737Y2 (ja) | ||
| US3482150A (en) | Planar transistors and circuits including such transistors | |
| JPS61144072A (ja) | 電界効果トランジスタの製造方法 | |
| KR0173367B1 (ko) | 고주파용 다중접합 패키지 및 그의 제조방법 | |
| JP2789484B2 (ja) | 半導体装置 |