KR0173367B1 - 고주파용 다중접합 패키지 및 그의 제조방법 - Google Patents

고주파용 다중접합 패키지 및 그의 제조방법 Download PDF

Info

Publication number
KR0173367B1
KR0173367B1 KR1019950003326A KR19950003326A KR0173367B1 KR 0173367 B1 KR0173367 B1 KR 0173367B1 KR 1019950003326 A KR1019950003326 A KR 1019950003326A KR 19950003326 A KR19950003326 A KR 19950003326A KR 0173367 B1 KR0173367 B1 KR 0173367B1
Authority
KR
South Korea
Prior art keywords
porous silicon
silicon substrate
porous
layer
oxide film
Prior art date
Application number
KR1019950003326A
Other languages
English (en)
Other versions
KR960032696A (ko
Inventor
권영세
남충모
Original Assignee
심상철
한국과학기술원
이태림
주식회사맥암
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 심상철, 한국과학기술원, 이태림, 주식회사맥암 filed Critical 심상철
Priority to KR1019950003326A priority Critical patent/KR0173367B1/ko
Publication of KR960032696A publication Critical patent/KR960032696A/ko
Application granted granted Critical
Publication of KR0173367B1 publication Critical patent/KR0173367B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 다공질 실리콘기판을 이용한 고주파용 다중접합 패키지 및 그의 제조방법에 관한 것이다. 좀 더 구체적으로, 본 발명은 다공질 실리콘기판에 개별칩과 전송선을 상호배선 연결하여 고주파용 회로를 구성한 다중접합 패키지 및 그의 제조방법에 관한 것이다. 본 발명의 고주파용 다중접합 패키지의 제조방법은, 실리콘기판을 양극화반응에 의해 다공질 실리콘층을 형성시켜 다공질 실리콘기판으로 변형시키는 다공질 실리콘층 형성단계; 전기 단계에서 얻어진 다공질 실리콘기판의 다공질 실리콘층에 열을 가해 실리콘 산화막층으로 변형시키는 다공질 실리콘층 산화단계; 및, 전기 단계에서 얻어진 실리콘 산화막이 형성된 다공질 실리콘기판의 표면에 적어도 1개의 전송선 및 개별칩들을 구성하여 다중접합 패키지를 형성하는 패키징단계를 포함한다. 또한, 본 발명의 고주파용 다중접합 패키지는, 상 단면에 다공질 실리콘에 의한 두꺼운 실리콘 산화막층이 형성된 다공질 실리콘 기판; 전기한 다공질 실리콘기판의 상단면에 구성된 적어도 1개의 개별칩 및, 전기한 다공질 실리콘기판의 상단면에 구성되며 각각의 개별칩을 전기적으로 연결하기 위한 전송선을 포함한다.

Description

고주파용 다중접합 패키지 및 그의 제조방법
제1도는 본 발명에 의해 다공질 실리콘층이 형성된 기판을 나타낸 것이다.
제2도는 본 발명에 의해 실리콘 산화막층이 형성된 기판을 나타낸 것이다.
제3도는 플립칩에 의해 개별소자를 기판에 구성한 본 발명의 다중접합 패키지의 일 실시예를 나타낸 것이다.
제4도는 와이어본딩에 의해 개별소자를 기판에 구성한 본 발명의 다중접합 패키지의 다른 실시예를 나타낸 것이다.
제5도는 본 발명에 의해 전송선이 형성된 패키지의 일 실시예를 나타낸 것이다.
제6도는 본 발명에 의해 전송선이 형성된 패키지의 다른 실시예를 나타낸 것이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 다공질 실리콘기판 2 : 다공질 실리콘층
3 : 다공질 실리콘기판 4 : 실리콘 산화막층
31 : 실리콘 산화막 32 : 다공질 실리콘기판
33 : 솔더링 범퍼 34 : 개별칩
41 : 실리콘 산화막 42 : 다공질 실리콘기판
43 : 개별칩 44 : 접착물질
45 : 본딩패드 46 : 본딩와이어
47 : 전송선 48 : 접합구멍
51 : 실리콘 산화막 52 : 다공질 실리콘기판
53 : 금속증착층 54 : 전송선
61 : 실리콘 산화막 62 : 다공질 실리콘기판
63 : 접지면 64 : 전송선
본 발명은 다공질 실리콘기판을 이용한 고주파용 다중접합 패키지 및 그의 제조방법에 관한 것이다. 좀 더 구체적으로, 본 발명은 다공질 실리콘기판에 개별칩과 전송선을 상호배선 연결하여 고주파용 회로를 구성한 다중접합 패키지 및 그의 제조방법에 관한 것이다.
종래의 다중접합 패키지에 사용되던 기판의 재질로는 실리콘, 세라믹, 알루미나 및 폴리이미드 등이 있었다. 상기한 기판 중에서도 실리콘기판은 다른 종류의 기판에 비해 매우 평탄하여 우수한 리소그래피공정 결과를 얻을 수 있으며, 넓은 면적에서의 개별칩들의 패드접합에 있어서도 양호한 특성을 지닐 수 있다는 장점을 가지고 있다. 또한, 실리콘은 높은 열전도도를 지녀 개별칩과 기판과의 열에 의한 접합분리 문제를 비롯한 패키지의 신뢰성 측면에서도 매우 양호한 특성을 지니고 있는 것으로 알려지고 있다.
종래에 사용된 실리콘기판은 산화로에 의한 열적 산화막이나 화학증착법(CVD)에 의해 실리콘 산화막을 형성하였으나, 전기한 방법은 실리콘 산화막의 형성공정에 장시간이 소요되었으며, 실리콘 산화막을 두껍게 성장시키기가 어렵다는 문제점이 있었다. 또한, 다중접합 패키지에서의 전송선의 특성임피던스는 전송선의 폭과 실리콘 산화막의 두께에 의해서 결정되는데, 종래의 다공질 실리콘기판은 화학증착법 등의 방법에 의해 제조되어 두꺼운 실리콘 산화막층을 형성하기가 어려웠고, 실리콘 산화막층을 두껍게 형성하는데 장시간이 소요됨에 따라 두꺼운 실리콘 산화막층을 필요로 하는 고주파회로의 다중접합 패키지용 기판으로 사용하기에는 한계가 있었으며, 그 결과, 고주파회로의 다중접합 패키지의 제조공정에 소요되는 비용 및 시간이 증대되어 산업상 실제적으로 사용하기 어렵다는 문제점을 지니고 있었다. 즉, 실리콘기판은 다른 종류의 기판에 비해 우수한 특성을 지니고 있으나, 실리콘 산화막을 두껍게 형성할 수 없다는 문제점으로 인해 고주파용 다중칩 패키지용 기판으로 사용되지 못하였다.
결국, 본 발명의 주된 목적은 실리콘기판이 지닌 다양한 장점을 활용하면서, 실리콘 산화막층의 두께를 임의로 조절할 수 있고 단시간에 실리콘 산화막층을 형성할 수 있으며, 그 결과 제조공정에 소요되는 시간과 비용을 절약할 수 있는 고주파용 다중접합 패키지의 제조방법을 제공하는데 있다.
또한, 본 발명의 또 다른 목적은 상기한 제조방법에 의해 제조된 고주파용 다중접합 패키지를 제공하는 데 있다.
상기한 목적을 달성하기 위한, 본발명의 고주파용 다중접합 패키지의 제조방법은,
실리콘기판을 양극화반응에 의해 다공질 실리콘층을 형성시켜 다공질 실리콘기판으로 변형시키는 다공질 실리콘층 형성단계; 전기 단계에서 얻어진 다공질 실리콘층에 열을 가해 실리콘 산화막층으로 변형시키는 다공질 실리콘층 산화단계; 및, 전기 단계에서 얻어진 실리콘 산화막이 형성된 다공질 실리콘기판의 표면에 적어도 1개의 전송선 및 개별칩들을 구성하여 다중접합 패키지를 형성하는 패키징단계를 포함한다.
또한, 본 발명의 고주파용 다중접합 패키지는, 상단면에 다공질 실리콘에 의한 두꺼운 실리콘 산화막층이 형성된 다공질 실리콘 기판; 전기한 다공질 실리콘기판의 상단면에 구성된 적어도 1개의 개별칩; 및, 전기한 다공질 실리콘기판의 상단면에 구성되며 각각의 개별칩을 전기적으로 연결하기 위한 전송선으로 구성된다.
이하, 본 발명의 고주파용 다중접합 패키지 및 그의 제조방법을 첨부도면을 참조하여 보다 상세히 설명한다.
본 발명에서는, 통상적으로 사용되는 실리콘기판을 양극화라는 전기 화학공정을 사용하여 제1도에 도시된 것과 같이, 실리콘기판의 표면에 다공질 실리콘층(2)을 형성한다. 즉, 불산용액 등의 액체에 실리콘기판을 담근 다음, 전류를 인가함으로써 실리콘기판의 표면이 다공질 실리콘으로 변형되도록 한다. 이러한 양극화에 의한 다공질 실리콘층(2)의 형성은 수십㎛의 두께까지 다공질 실리콘층(2)을 형성할 수 있으며, 양극화 반응시간을 조절함으로써, 형성되는 다공질 실리콘층의 생성두께를 임의로 조절할 수 있다.
다공질 실리콘층 산화단계에서는 상기 단계에 의해 얻어진 다공질 실리콘층(2)이 형성된 다공질 실리콘 기판(1)을 열적산화막 형성공정에 의해 제2도에 도시된 것과 같이, 다공질 실리콘층을 실리콘 산화막층(4)으로 변형시켜 실리콘 산화막층이 형성된 다공질 실리콘기판(4)을 제조한다. 즉, 제1도 및 제2도에 도시된 바와 같이, 다공질 실리콘층 형성단계에 의해 형성된 다공질 실리콘기판을 약 1,000℃ 내지 1,200℃의 고열로 가열하여 다공질 실리콘기판의 다공질 실리콘층과 동일한 두께의 실리콘 산화막층을 형성하는 실리콘 산화막 형성단계에 의해 두꺼운 실리콘 산화막층을 형성할 수 있으며, 이때, 1,100℃로 다공질 실리콘을 가열하여 실리콘 산화막층을 형성하는 것이 바람직하며, 이러한 다공질 실리콘판을 이용한 실리콘 산화막층을 형성하는 것이 바람직하며, 이러한 다공질 실리콘기판을 이용한 실리콘 산화막층의 형성에 의해 두꺼운 산화막을 얻을 수 있게 된다. 또한, 다공질 실리콘층의 두께에 의해 실리콘 산화막층의 두께가 결정되며, 아울러 전기한 다공질 실리콘층 형성단계에 의해 다공질 실리콘층의 두께가 조절가능하므로, 결국 본 발명에 의해 실리콘 산화막층의 두께를 조절가능하게 된다.
본 발명에서는, 상술한 단계를 거쳐 실리콘 산화막층이 형성된 다공질 실리콘기판의 표면에 전송선을 패터닝하고 플립칩이나 와아어본딩 등을 이용하여 개별소자들을 구성함으로써 다중접합 패키지를 제조한다.
이하, 상기한 본 발명의 제조방법에 의해 제조된 다중접합 패키지의 구성 및 작용효과를 도면을 참조하여 보다 구체적으로 설명한다.
제3도는 본 발명에 의해 실리콘 산화막(31)이 형성된 다공질 실리콘기판(32)에 개별칩을 플립칩한 것으로, 금속재의 솔더링범퍼(33)로 다공질 실리콘기판(32)의 상부에 형성된 실리콘 산화막(31)에 반도체 집적회로 공정에 의해 제조된 개별칩(34)을 플립칩한 상태를 나타낸 도면이다. 본 발명의 다공질 실리콘층으로부터 실리콘 산화막층으로의 변형공정은 종래의 공정에 비해 두꺼운 실리콘 산화막의 구현을 용이하게 달성할 수 있다는 장점으로 인해, 본 발명에 의해 제조된 패키지는 두꺼운 실리콘 산화막층에 의해 상호절연된 본딩패드와 패드 사이의 누설 전류가 매우 작을 뿐 아니라, 고속으로 동작하는 소자들의 집적에 있어서도 절연체인 실리콘 산화막의 유전손실이 매우 낮기 때문에 전송선으로 전달되는 전자파의 손실도 저하시킬 수 있게 된다.
제4도는 본 발명에 따라 다공질 실리콘층의 산화에 의한 실리콘 산화막(41)이 형성된 다공질 실리콘기판(42)의 실리콘 산화막(41)과 다공질 실리콘기판(42)을 습식식각하여 접합구멍(48)을 만들고, 개별칩(43)을 접착물질(44)에 접합시킨 다음, 본딩패드(45)에 본딩와이어(46)로 전송선(47)에 상호배선하여 연결함으로써 개별칩(43)을 산화막이 형성된 기판에 접합시켜 제조된 패키지의 단면도이다. 이와 같이 제조된 패키지는, 개별칩(43)에서 발생되는 열이 금속막으로 구성된 접착물질(44)을 통해 열전도도가 매우 좋은 실리콘쪽으로 효율적으로 발산되므로, 패키지 외부로의 열발산효율이 매우 우수하고, 개별칩(43) 사이의 접합분리 문제에 있어 상당한 개선을 이룩할 수 있으며, 개별칩(43)이 실리콘인 경우에는 열에 의해 칩이 열팽창되더라도 실리콘기판이 동일한 비율로 열팽창되므로 열에 의한 접합분리 문제를 방지할 수 있어 칩과 기판과이 접합에 대한 신뢰성을 향상시킬 수 있다.
제5도는 본 발명의 패키지용 다공질 실리콘기판의 밑면을 실리콘 산화막(51)까지 식각하고 알루미늄이나 금과 같은 금속을 증착하여 금속증착증(53)을 밑면에 형성한 다음, 윗면에 전송선(54)를 패턴닝하여 형성시킨 전송선 구조로서, 다공질 실리콘층의 산화에 의해 생성된 실리콘 산화막층을 절연물질로 사용한 예를 도시한 것이다. 이러한 구조는 초고주파 회로에 사용되는 전송선의 구조로 제3도 및 제4도에서 다공질 실리콘기판에 접합시킨 개별소자와 함께 사용될 수 있다. 전송선의 특성임피던스는 전송선의 폭과 실리콘 산화막의 두께에 의해서 결정되는데, 실리콘 산화막층의 두께는 전술한 본 발명의 방법에 의해 정확히 조절할 수 있으므로, 임의로 제조된 실리콘 산화막의 두께에 따라 전송선의 폭을 결정할 수 있어, 마이크로 스트립라인의 구조를 가지는 초고주파 회로의 설계에 있어서 전송선이 차지하는 밀도를 실리콘기판에서 실리콘 산화막의 두께로 조절할 수 있게 된다.
제6도는 다공질 실리콘기판의 실리콘 산화막층(61) 위에 알루미늄 또는 금과 같은 금속물질을 패턴닝하여 형성시킨 전송선(64) 구조를 도시한 것으로, 본 실시예에서 전송선(64)의 특성임피이던스는 전송선(64)과 접지면(63) 사이의 거리와 실리콘 산화막의 두께 등에 의해 결정된다. 이러한 구조는 제5도에 비해 실리콘 기판 내에서의 실리콘 부분을 식각하는 공정이 필요없기 때문에, 매우 간단한 구조를 지닐 수 있다는 장점이 있으며, 구조적인 안정성이 뛰어난 것 이외에도 실리콘기판 밑면을 금속증착함으로써 기판에서 발생되는 열을 효율적으로 외부로 발산시킬 수 있다. 상기한 전송선의 구조 역시 제3도 및 제4도에 도시된 개별소자와 함께 초고주파용 회로에 사용될 수 있다.
전술한 바와 같이, 본 발명에 의해 실리콘 산화막층의 두께를 정확히 조절가능하므로 임의로 조절된 실리콘 산화막의 두께에 따라 전송선의 폭을 결정할 수 있어, 마이크로 스트립라인의 구조를 가지는 초고주파 회로의 설계에 있어서 전송선이 차지하는 밀도를 실리콘기판에서 실리콘 산화막의 두께에 의해 조절할 수 있게 된다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의해 다공질 실리콘기판에 형성된 두꺼운 다공질 실리콘층을 실리콘 산화막으로 변형하고 실리콘 개별칩을 와이어 본딩이나 플립칩 등을 이용하여 기판에 접합시켜 상호 배선함으로써 다중접합 패키지를 제조할 수 있고, 매우 평탄하고 우수한 리소그래피 공정결과를 얻을 수 있음은 물론, 넓은 면적에서의 개별칩들의 패드접합에 있어서도 양호한 특성을 가질 수 있게 되며, 높은 열전도에 의해 개별칩과 기판과의 열에 의한 접합분리 문제를 비롯한 패키지의 신뢰성 측면에서도 매우 양호한 특성을 지닌 실리콘기판의 장점을 활용하면서 두꺼운 실리콘 산화막층의 생성에 의해 고주파용 다중접합 패키지의 형성이 가능하다.

Claims (2)

  1. 다공질 시리콘 기판의 다공질 실리콘층에 열을 가해 실리콘 산화막층으로 변형시키는 다공질 실리콘층 산화단계 및 전기 단계에서 얻어진 실리콘 산화막이 형성된 다공질 실리콘 기판의 표면에 적어도 1개의 전송선 및 개별칩들을 구성하여 다중접합 패키지를 형성하는 패키징단계로 이루어진 고주파용 다중접합 패키지를 제조하는 데 있어서, 상기 다공질 실리콘 기판의 다공질 실리콘층은 실리콘 기판을 양극화 반응에 의해 변형시킨 것임을 특징으로 하는 고주파용 다중접합 패키지의 제조방법.
  2. 제1항에 있어서, 개별칩은 플립칩에 의해 다공질 실리콘 기판의 표면에 구성하는 것을 특징으로 하는 고주파용 다중접합 패키지의 제조방법.
KR1019950003326A 1995-02-21 1995-02-21 고주파용 다중접합 패키지 및 그의 제조방법 KR0173367B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950003326A KR0173367B1 (ko) 1995-02-21 1995-02-21 고주파용 다중접합 패키지 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950003326A KR0173367B1 (ko) 1995-02-21 1995-02-21 고주파용 다중접합 패키지 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR960032696A KR960032696A (ko) 1996-09-17
KR0173367B1 true KR0173367B1 (ko) 1999-02-01

Family

ID=19408510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003326A KR0173367B1 (ko) 1995-02-21 1995-02-21 고주파용 다중접합 패키지 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR0173367B1 (ko)

Also Published As

Publication number Publication date
KR960032696A (ko) 1996-09-17

Similar Documents

Publication Publication Date Title
US5519582A (en) Magnetic induction coil for semiconductor devices
US3872496A (en) High frequency diode having simultaneously formed high strength bonds with respect to a diamond heat sink and said diode
KR100902766B1 (ko) 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
CN110178202A (zh) 半导体装置及其制造方法
KR102391008B1 (ko) 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템
JP2002110844A (ja) 電子回路基板、および電子回路基板を用いた電子モジュール
US3594619A (en) Face-bonded semiconductor device having improved heat dissipation
US4596069A (en) Three dimensional processing for monolithic IMPATTs
US4926547A (en) Method for manufacturing a modular semiconductor power device
US4692791A (en) Monolithic IMPATT with stripline leads
KR0173367B1 (ko) 고주파용 다중접합 패키지 및 그의 제조방법
JPH03195083A (ja) 混成集積回路およびその製造方法
CN115911007A (zh) 一种封装结构以及封装方法
US3753053A (en) Semiconductor assembly
JP2002015917A (ja) インダクタ
KR100235181B1 (ko) 선택적 산화막 다공성 실리콘층을 이용한 패키징 방법
JP2000031487A (ja) 半導体装置とその製造方法
JP2513255B2 (ja) 半導体装置
RU2803110C2 (ru) Интегральная схема свч
JPH03175657A (ja) モノリシック集積回路
US20210125895A1 (en) Metal-ceramic substrate comprising a foil as a bottom substrate face, said foil being shaped for direct cooling
JP2000243883A (ja) 半導体ダイを実装するためのALN絶縁層を有するアルミニウム外装ALSiC基板
JP2900669B2 (ja) 半導体装置
JP2601640B2 (ja) 電気的導体構造を作成する方法と大規模集積回路
KR20020080234A (ko) 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030930

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee