KR960032696A - 고주파용 다중접합 패키지 및 그의 제조방법 - Google Patents
고주파용 다중접합 패키지 및 그의 제조방법 Download PDFInfo
- Publication number
- KR960032696A KR960032696A KR1019950003326A KR19950003326A KR960032696A KR 960032696 A KR960032696 A KR 960032696A KR 1019950003326 A KR1019950003326 A KR 1019950003326A KR 19950003326 A KR19950003326 A KR 19950003326A KR 960032696 A KR960032696 A KR 960032696A
- Authority
- KR
- South Korea
- Prior art keywords
- porous silicon
- silicon substrate
- layer
- porous
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 다공질 실리콘기판을 이용한 고주파용 다중접합 패키지 및 그의 제조방법에 관한 것이다. 좀 더 구체적으로, 본 발명은 다공질 실리콘기판에 개별칩과 전송선을 상호배선 연결하여 고주파용 회로를 구성한 다중접합 패키지 및 그의 제조방법에 관한 것이다. 본 발명의 고주파용 다중접합 패키지의 제조방법은, 실리콘기판을 양극화반응에 의해 다공질 실리콘층을 형성시켜 다공질 실리콘기판으로 변형시키는 다공질 실리콘층 형성단계; 전기 단계에서 얻어진 다공질 실리콘기판의 다공질 실리콘층에 열을 가해 실리콘 산화막층으로 변형시키는 다공질 실리콘층 산화단계; 및, 전기 단계에서 얻어진 실리콘 산화막이 형성된 다공질 실리콘기판의 표면에 적어도 1개의 전송선 및 개별칩들을 구성하여 다중접합 패키지를 형성하는 패키징 단계를 포함한다. 또한, 본 발명의 고주파용 다중접합 패키지의, 상단면에 다공질 실리콘에 의한 두꺼운 실리콘 산화막층이 형성된 다공질 실리콘 기판; 전기한 다공질 실리콘기판의 상단면에 구성된 적어도 1개의 개별칩; 및, 전기한 다공질 실리콘기판의 상단면에 구성되며 각각의 개별칩을 전기적으로 연결하기 위한 전송선을 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의해 다공질 실리콘이 형성된 기판을 나타낸 것이다.
제2도는 본 발명에 의해 실리콘 산화막층이 형성된 기판을 나타낸 것이다.
제3도는 플립칩에 의해 개별소자를 기판에 구성한 본 발명의 다중접합 패키지의 일 실시예를 나타낸 것이다.
제4도는 와이어본딩에 의해 개별소자를 기판에 구성한 본 발명의 다중접합 패키지의 다른 실시예를 나타낸 것이다.
제5도는 본 발명에 의해 전송선이 형성된 패키지의 일 실시예를 나타낸 것이다.
제6도는 본 발명에 의해 전송선이 형성된 패키지의 다른 실시예를 나타낸 것이다.
Claims (4)
- (i) 실리콘기판을 양극화반응에 의해 다공질 실리콘층을 형성시켜 다공질 실리콘기판으로 변형시키는 다공질 실리콘층 형성 단계; (ii) 전기 단계에서 얻어진 다공질 실리콘기판의 다공질 실리콘층에 열을 가해 실리콘 산화막층으로 변형시키는 다공질 실리콘층 산화단계; 및, (iii) 전기 단계에서 얻어진 실리콘 산화막이 형성된 다공질 실리콘기판의 표면에 적어도 1개의 전송선 및 개별칩들을 구성하여 다중접합 패키지를 형성하는 패키징단계를 포함하는 고주파용 다중접합 패키지의 제조방법
- 제1항에 있어서, 개별칩은 플립칩에 의해 다공질 실리콘기판의 표면에 구성하는 것을 특징으로 하는 고주파용 다중접합 패키지의 제조방법
- 제1항에 있어서, 개별칩은 와이어본딩에 의해 다공질 실리콘기판의 표면에 구성하는 것을 특징으로 하는 고주파용 다중접합 패키지의 제조방법
- 상단면에 다공질 실리콘에 의한 두꺼운 실리콘 산화막층이 형성된 다공질 실리콘기판; 전기한 다공질 실리콘기판의 상단면에 구성된 적어도 1개의 개별칩; 및, 전기한 다공질 실리콘기판의 상단면에 구성되며 각각의 개별칩을 전기적으로 연결하기 위한 전송선을 포함하는 고주파용 다중접합 패키지※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950003326A KR0173367B1 (ko) | 1995-02-21 | 1995-02-21 | 고주파용 다중접합 패키지 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950003326A KR0173367B1 (ko) | 1995-02-21 | 1995-02-21 | 고주파용 다중접합 패키지 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960032696A true KR960032696A (ko) | 1996-09-17 |
| KR0173367B1 KR0173367B1 (ko) | 1999-02-01 |
Family
ID=19408510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950003326A KR0173367B1 (ko) | 1995-02-21 | 1995-02-21 | 고주파용 다중접합 패키지 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0173367B1 (ko) |
-
1995
- 1995-02-21 KR KR1019950003326A patent/KR0173367B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0173367B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960035995A (ko) | 반도체용 패키지 | |
| KR920001689A (ko) | 반도체장치 및 그 제조방법 | |
| JPH0325082B2 (ko) | ||
| DE60233902D1 (de) | Stapelbare schichten die eingekapselte integrierte schaltungschips mit einer oder mehreren darüberliegenden verbindungsschichten beinhalten und verfahren zu deren herstellung | |
| JPH0558658B2 (ko) | ||
| TW360958B (en) | Resin sealing type semiconductor device and manufacturing method thereof | |
| WO2000004584A3 (de) | Halbleiterbauelement im chip-format und verfahren zu seiner herstellung | |
| KR20040027110A (ko) | 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지 | |
| JPS60161641A (ja) | 回路パツケージとその製造方法 | |
| KR930024140A (ko) | 반도체장치 및 그 제조방법 | |
| KR960043144A (ko) | 다중 칩 패키지 제조방법 | |
| KR960032696A (ko) | 고주파용 다중접합 패키지 및 그의 제조방법 | |
| US4297722A (en) | Ceramic package for semiconductor devices having metalized lead patterns formed like a floating island | |
| US4406054A (en) | Method of mounting and packaging elongate silicon devices on a ceramic base | |
| EP0448713A4 (en) | SEMICONDUCTOR ARRANGEMENT. | |
| KR19980063740A (ko) | 몰딩된 패키지용 다층 리드프레임 | |
| GB2276977A (en) | Reducing thermal stress in I.C. chip mountings | |
| JP2000243883A (ja) | 半導体ダイを実装するためのＡＬＮ絶縁層を有するアルミニウム外装ＡＬＳｉＣ基板 | |
| KR100235181B1 (ko) | 선택적 산화막 다공성 실리콘층을 이용한 패키징 방법 | |
| KR970053665A (ko) | 기판상에 전극 패턴을 형성하는 방법과 그를 이용한 모듈 패키지 | |
| RU3078U1 (ru) | Микросхема | |
| JPH0346504Y2 (ko) | ||
| KR970053166A (ko) | 반도체 소자의 마이크로 범프 제조방법 | |
| JPH0799276A (ja) | 半導体装置 | |
| KR960043134A (ko) | 중간 도전성 베이스를 이용한 멀티칩 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030930 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |