JPS5854530B2 - デンカイコウカトランジスタカイロ - Google Patents
デンカイコウカトランジスタカイロInfo
- Publication number
- JPS5854530B2 JPS5854530B2 JP49013813A JP1381374A JPS5854530B2 JP S5854530 B2 JPS5854530 B2 JP S5854530B2 JP 49013813 A JP49013813 A JP 49013813A JP 1381374 A JP1381374 A JP 1381374A JP S5854530 B2 JPS5854530 B2 JP S5854530B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- field effect
- power supply
- effect transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は電界効果トランジスタ回路に関するものである
。
。
このような回路には目的や機能によって種々のものがあ
るが従来の中間レベルを含む３つの安定出力レベルを得
る回路は非常に複雑なものであった。
るが従来の中間レベルを含む３つの安定出力レベルを得
る回路は非常に複雑なものであった。
本発明はこのような３つの安定出力レベルを簡単に得る
ことを目的としてなされたものであって２つの入力端子
を有し２種類のレベルをそれぞれが採り得るような２つ
の信号を入力信号としてその示すレベルによってスイッ
チングされる２つのトランジスタの回路により達成でき
るものである。
ことを目的としてなされたものであって２つの入力端子
を有し２種類のレベルをそれぞれが採り得るような２つ
の信号を入力信号としてその示すレベルによってスイッ
チングされる２つのトランジスタの回路により達成でき
るものである。
以下にその詳細を図を用いて説明する。第１図は本発明
の１実施例であってＱｌ は第１のトランジスタでテブ
レツション形（Ｄ形）の絶縁ゲート形電界効果トランジ
スタ（ＩＧ−ＦＥＴ）、Ｇ２は第２のトランジスタでエ
ンハンスメント形（Ｅ形）のＩＧ−ＦＥＴでありそのド
レインｄ２は前記第１のトランジスタのソースＳ１ に
接続され、そのソースＳ２は第２電源ＶＳＳに接続され
、前記第１のトランジスタのドレインｄ１は第１の電源
ＶＤＤに接続されている。
の１実施例であってＱｌ は第１のトランジスタでテブ
レツション形（Ｄ形）の絶縁ゲート形電界効果トランジ
スタ（ＩＧ−ＦＥＴ）、Ｇ２は第２のトランジスタでエ
ンハンスメント形（Ｅ形）のＩＧ−ＦＥＴでありそのド
レインｄ２は前記第１のトランジスタのソースＳ１ に
接続され、そのソースＳ２は第２電源ＶＳＳに接続され
、前記第１のトランジスタのドレインｄ１は第１の電源
ＶＤＤに接続されている。
５ＯＢ１．５ＵＢ２はそれぞれ第１、第２トランジスタ
の基板を示し、これは接地電位或は基板を逆バイアスさ
せる電位が与えられる。
の基板を示し、これは接地電位或は基板を逆バイアスさ
せる電位が与えられる。
Ｇ１． Ｇ２はそれぞれ第１、第２トランジスタのゲー
トである。
トである。
このような実施例はゲートＧ１．Ｇ２にそれぞれ第２図
の動作波形図の■Ｇ１．ＶＧ２が加えられてＱ＋ −Ｇ
２共にＰチャンネル形とすれば次いような動作を行なう
。
の動作波形図の■Ｇ１．ＶＧ２が加えられてＱ＋ −Ｇ
２共にＰチャンネル形とすれば次いような動作を行なう
。
第２図に示されたＳ％ Ｈ“レベルは例えばＶＳＳ例え
ば＋５ボルトで、ＸＸＬ“レベルは例えばＶＤＤ例えば
−５ボルトである。
ば＋５ボルトで、ＸＸＬ“レベルは例えばＶＤＤ例えば
−５ボルトである。
第２図のタイミングｔ１においてはＶＧＩ 、ＶＯ２共
にゝＬ“でＱｌ、Ｇ２が共にＯＮするから出力点Ｃの電
位■０はＱｌ、Ｇ２の導通時の抵抗によって分割されて
きまる電位、例えばＱ１＋ Ｑ２Ｃ’−Ｊｇｍ比を適当
にとった場合はは７０ボルトの安定レベル１Ｍ“が得ら
れる。
にゝＬ“でＱｌ、Ｇ２が共にＯＮするから出力点Ｃの電
位■０はＱｌ、Ｇ２の導通時の抵抗によって分割されて
きまる電位、例えばＱ１＋ Ｑ２Ｃ’−Ｊｇｍ比を適当
にとった場合はは７０ボルトの安定レベル１Ｍ“が得ら
れる。
この条件においてタイミングｔ２においてはＶＧｔがゝ
Ｈ”でＶＯ２か１Ｌ″ であるからＱｌはＤ形のため僅
かｆｉＯＮでＧ２がＯＮであるから第１図の出力点Ｃの
電位Ｖｃｌ：１ｌｃＶＳｓ即ちゝＨ“となる。
Ｈ”でＶＯ２か１Ｌ″ であるからＱｌはＤ形のため僅
かｆｉＯＮでＧ２がＯＮであるから第１図の出力点Ｃの
電位Ｖｃｌ：１ｌｃＶＳｓ即ちゝＨ“となる。
次にタイミングｔ３においてはＶＯ１が′ＸＨ“で■。
２もＸＸＨ″であるからＱｌは僅かなＯＮでＧ２はＯＦ
Ｆで第１図の出力点Ｃの電位ＶｃはＶＤＤ即ち’ＸＬ“
となる。
Ｆで第１図の出力点Ｃの電位ＶｃはＶＤＤ即ち’ＸＬ“
となる。
又タイミングｔ４においてはＶＧｔが１Ｌ“でＶＯ２が
Ｓ（Ｈ“であるからＱｌがＯＮでＧ２がＯＦＦで出力点
Ｃの電位ＶｃはＶｌ）Ｄ即ちゝＬ“となる。
Ｓ（Ｈ“であるからＱｌがＯＮでＧ２がＯＦＦで出力点
Ｃの電位ＶｃはＶｌ）Ｄ即ちゝＬ“となる。
第３図はこのような論理関係を表にして示している。
第４図は本発明実施例のドレイン・ソース間の電圧対ド
レイン電流特性を示したものでカーブ１、カーブ１′及
びカーブ２はそれぞれ第２トランジスタのゲート・ソー
ス間電圧がゝＨ“及び５Ｌ“の場合のもの、カーブ３及
びカーブ４はそれぞれ第１トランジスタのゲート・ソー
ス−閾電圧かゝＬ”及びＨ“の場合のものであり図中の
交点Ａ、Ｂ。
レイン電流特性を示したものでカーブ１、カーブ１′及
びカーブ２はそれぞれ第２トランジスタのゲート・ソー
ス間電圧がゝＨ“及び５Ｌ“の場合のもの、カーブ３及
びカーブ４はそれぞれ第１トランジスタのゲート・ソー
ス−閾電圧かゝＬ”及びＨ“の場合のものであり図中の
交点Ａ、Ｂ。
Ｃはそれぞれ第３図の表中に括弧内に併記されたレベル
と対応関係にあるものである。
と対応関係にあるものである。
上記はＱｌｊＱ２共にＰチャンネルのものとして説明し
たがＮチャンネルでは電源極性を逆にするだけで全く同
様である。
たがＮチャンネルでは電源極性を逆にするだけで全く同
様である。
本発明は以上のように構成され作動するものであってフ
ロートしない第３のレベルと共に３つの安定したレベル
が２つのゲートを制御することによって容易に得られる
簡単にして有用な回路である。
ロートしない第３のレベルと共に３つの安定したレベル
が２つのゲートを制御することによって容易に得られる
簡単にして有用な回路である。
第１図は本発明１実施例の回路図、第２図は第１図回路
の動作波形図、第３図は第１図回路の論理関係表、第４
図は論理レベルを示すＶ−Ｉ特性図である。 Ｑｌ：第１のトランジスタ、Ｇ２：第２のトランジスタ
、ｖＤＤ：’ｉ電源、ＶＳＳ ’電源２、Ｓｌ：Ｑｌの
ソース、ｄｌ：Ｑ１０）ドルイン、Ｓ２’Ｑ２のソース
、ｄ２：Ｇ２のドレイン、Ｇ、：Ｑ１０）ゲート、Ｇ２
：Ｇ２のゲート。
の動作波形図、第３図は第１図回路の論理関係表、第４
図は論理レベルを示すＶ−Ｉ特性図である。 Ｑｌ：第１のトランジスタ、Ｇ２：第２のトランジスタ
、ｖＤＤ：’ｉ電源、ＶＳＳ ’電源２、Ｓｌ：Ｑｌの
ソース、ｄｌ：Ｑ１０）ドルイン、Ｓ２’Ｑ２のソース
、ｄ２：Ｇ２のドレイン、Ｇ、：Ｑ１０）ゲート、Ｇ２
：Ｇ２のゲート。
Claims (1)
- １ 第１及び第２のトランジスタを有する回路に′ｊ６
０）で前記第１のトランジスタとしてテ゛プレッション
形の絶縁ゲート形電界効果トランジスタを用いそのトレ
インを電源１に接続し前記第２のトランジスタとしてエ
ンハンスメント形の絶縁ゲート形電界効果トランジスタ
を用いそのドレインを前記第１のトランジスタのソース
に接続しソースを電源２に接続し第１のトランジスタの
ゲートＧ１及び第２のトランジスタのゲートＧ２のそれ
ぞれを位相の異なる２値レベルのパルス波形を持つ電源
又は回路出力によって駆動し前記第１及び第２のトラン
ジスタの可変抵抗動作により３つの異なる安定な電圧レ
ベルを第１．第２のトランジスタの接続点に発生させる
ことを特徴とする電界効果トランジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49013813A JPS5854530B2 (ja) | 1974-02-02 | 1974-02-02 | デンカイコウカトランジスタカイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49013813A JPS5854530B2 (ja) | 1974-02-02 | 1974-02-02 | デンカイコウカトランジスタカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS50109640A JPS50109640A (ja) | 1975-08-28 |
| JPS5854530B2 true JPS5854530B2 (ja) | 1983-12-05 |
Family
ID=11843702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49013813A Expired JPS5854530B2 (ja) | 1974-02-02 | 1974-02-02 | デンカイコウカトランジスタカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854530B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5669666A (en) * | 1979-11-12 | 1981-06-11 | Konishiroku Photo Ind Co Ltd | Copying machine |
-
1974
- 1974-02-02 JP JP49013813A patent/JPS5854530B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS50109640A (ja) | 1975-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4029973A (en) | Voltage booster circuit using level shifter composed of two complementary MIS circuits | |
| US4064405A (en) | Complementary MOS logic circuit | |
| US3937982A (en) | Gate circuit | |
| ATE36786T1 (de) | Gleichrichterbrueckenschaltung. | |
| US3988616A (en) | Driver circuit for liquid crystal display using insulated gate FETs | |
| JPS5854530B2 (ja) | デンカイコウカトランジスタカイロ | |
| JPH04268818A (ja) | レベルシフト回路 | |
| JPS5931253B2 (ja) | デプレツシヨン型負荷トランジスタを有するｍｉｓｆｅｔ論理回路 | |
| JPH07105709B2 (ja) | 電圧変換回路 | |
| JPS6134690B2 (ja) | ||
| CN116780890B (zh) | 一种级联电荷泵正负输出电压可调电路及其控制方法 | |
| SU1465999A1 (ru) | Электронный ключ | |
| JPS62188421A (ja) | 入力回路 | |
| SU1003348A1 (ru) | Формирователь импульсов | |
| JPS5849048B2 (ja) | 相補型絶縁ゲ−ト電界効果トランジスタ回路 | |
| JPS58162126A (ja) | 集積回路装置の出力バツフア回路 | |
| JPH021924U (ja) | ||
| JPH0218606A (ja) | 定電流回路 | |
| JPS5812767B2 (ja) | レベルシフトカイロ | |
| JPS63174426A (ja) | インバ−タ回路 | |
| JPS63231278A (ja) | 相補型ｍｏｓトランジスタよりなるテスト回路 | |
| JPS59151511A (ja) | 差動増幅器 | |
| JPS5910090B2 (ja) | 出力ドライバ−回路 | |
| JPH0286213A (ja) | アナログスイッチ回路 | |
| JPS60146371A (ja) | Ｃｍｏｓアナログ乗算回路 |