JPS5854503B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5854503B2 JPS5854503B2 JP6800978A JP6800978A JPS5854503B2 JP S5854503 B2 JPS5854503 B2 JP S5854503B2 JP 6800978 A JP6800978 A JP 6800978A JP 6800978 A JP6800978 A JP 6800978A JP S5854503 B2 JPS5854503 B2 JP S5854503B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- type
- oxide film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は素子分離層を有する半導体装置の製造方法に関
するものである。
するものである。
半導体集積回路（以下ＩＣと称する）は複数個の回路素
子を一枚の半導体基体に組み込んであり、各回路素子は
半導体基体内の互いに電気的に絶縁分離された分離島内
に形成される。
子を一枚の半導体基体に組み込んであり、各回路素子は
半導体基体内の互いに電気的に絶縁分離された分離島内
に形成される。
このような構造であるため、ＩＣは個別の半導体装置を
用いて同等の機能を持つように権威したものに比べ、直
列抵抗弁が大きくまたコレクタ容量が大きくなるという
欠点がある。
用いて同等の機能を持つように権威したものに比べ、直
列抵抗弁が大きくまたコレクタ容量が大きくなるという
欠点がある。
上記直列抵抗を低減させる方法としては、半導体基体内
の分離島の底部に埋込層を形成することが周知であり、
この分離島内にトランジスタ等の素子を形成した場合直
列抵抗の問題は解決でき、さらに周波数特性の改良が図
られることも知られている。
の分離島の底部に埋込層を形成することが周知であり、
この分離島内にトランジスタ等の素子を形成した場合直
列抵抗の問題は解決でき、さらに周波数特性の改良が図
られることも知られている。
一方コレクタ容量の問題に関しては、素子間を誘電体で
分離すると低減されることが知られている。
分離すると低減されることが知られている。
誘電体としてシリコン酸化膜（ＳｉＯ２）を用いた酸化
膜分離方法によれば、コレクタ・ベース間容量釦よびコ
レクタ酸化膜間容量が減少し周波数特性の改良が図られ
ることも知られている。
膜分離方法によれば、コレクタ・ベース間容量釦よびコ
レクタ酸化膜間容量が減少し周波数特性の改良が図られ
ることも知られている。
コレクタ埋込層を有しかつ素子間を酸化膜で分離する方
式の従来の製造方法を第１図を参照して説明する。
式の従来の製造方法を第１図を参照して説明する。
工程〔Ａ〕（第１図ａ）
ＩＣ内にトランジスタを形成する場合について述べると
、先ずＰ形シリコン基体１を用いトランジスタを形成す
べき部分にＮ十形層２，３を酸化膜４をマスクとして選
択的に形成する。
、先ずＰ形シリコン基体１を用いトランジスタを形成す
べき部分にＮ十形層２，３を酸化膜４をマスクとして選
択的に形成する。
工程〔Ｂ〕（第１図ｂ）
酸化膜４を除去した後Ｎ十形層２，３を含む基体１０表
面にＮ形層５をエピタキシャル形長法で形成する。
面にＮ形層５をエピタキシャル形長法で形成する。
次にＮ形層５上にシリコン酸化膜６とシリコン窒化膜Ｉ
を順次形威し第１部分ａ ｉ−よび第２部分すのみを選
択的に除去する。
を順次形威し第１部分ａ ｉ−よび第２部分すのみを選
択的に除去する。
工程〔Ｃ〕（第１図Ｃ）
シリコン酸化膜６およびシリコン窒化膜Ｉをマスクとし
て用い第１部分ａｉ−よび第２部分ｂＯＮ形層５を所定
の深さ渣で選択的に除去する。
て用い第１部分ａｉ−よび第２部分ｂＯＮ形層５を所定
の深さ渣で選択的に除去する。
次に除去された部分にＰ形不純物をイオン注入法により
ドープしてＰ形層８，９．１０を形成する。
ドープしてＰ形層８，９．１０を形成する。
第２部分すに形成されたＰ形層８，９はチャンネル発生
防止用として働く、第１部分ａに形成されたＰ形層１０
はベースとたる領域とコレクタ取出し領域との間に位置
するように設けられる。
防止用として働く、第１部分ａに形成されたＰ形層１０
はベースとたる領域とコレクタ取出し領域との間に位置
するように設けられる。
工程〔Ｄ〕（第１図ｄ）
、７１Ｊコン窒化膜Ｉをマスクとして選択酸化技術によ
ってＰ形層８．９．１０表面に酸化膜１１゜１２．１３
を形成する。
ってＰ形層８．９．１０表面に酸化膜１１゜１２．１３
を形成する。
この酸化工程に釦ける熱処理によって上記Ｐ形層８，９
．１０は再拡散して引き延ばされ、特に８．９はＮ十形
層２と完全に接触して素子間分離層として働く。
．１０は再拡散して引き延ばされ、特に８．９はＮ十形
層２と完全に接触して素子間分離層として働く。
上記酸化膜１１．１２も素子間分離層として働く。
また酸化膜１３直下のＮ十形層２には上記Ｐ形層１０に
よって導電形が補償されて低濃度とたったＮ形層１４が
形成される。
よって導電形が補償されて低濃度とたったＮ形層１４が
形成される。
上記酸化膜１３はベース・コレクタ容量の減少に寄与し
また素子の縮小化上不可のものである。
また素子の縮小化上不可のものである。
工程〔Ｅ〕（第１図ｅ）
公知の選択拡散技術によりＰ形ベース層１５、Ｎ形エミ
ッタ層１６釦よびコレクタ電極取出口１７．１８を形成
し、これら各表面にそれぞれベース電極１９、エミッタ
電極２０釦よびコレクタ電極２１．２２を形成する。
ッタ層１６釦よびコレクタ電極取出口１７．１８を形成
し、これら各表面にそれぞれベース電極１９、エミッタ
電極２０釦よびコレクタ電極２１．２２を形成する。
以上の従来製造方法により得られたＩ （ＪＣｂいて周
波数特性に最も影響を及ぼすコレクタ抵抗はコレクタ電
極取出口１７直下のエピタキシャル層５の抵抗分子１
と、エミツタ層１６直下のエピタキシャル層５の抵抗分
子２と、これら三部分を結ぶＮ十形埋込層２の抵抗分子
３ との和とたる。
波数特性に最も影響を及ぼすコレクタ抵抗はコレクタ電
極取出口１７直下のエピタキシャル層５の抵抗分子１
と、エミツタ層１６直下のエピタキシャル層５の抵抗分
子２と、これら三部分を結ぶＮ十形埋込層２の抵抗分子
３ との和とたる。
しかし従来の製造方法では、Ｐ形層１０の不純物が酸化
膜１３が形成される時の熱によって上記Ｎ十形埋込層２
に拡散してその一部１４ＯＮ形不純物を補償して抵抗値
を増加させるように働くためコレクタ抵抗は大きくたる
欠点があった。
膜１３が形成される時の熱によって上記Ｎ十形埋込層２
に拡散してその一部１４ＯＮ形不純物を補償して抵抗値
を増加させるように働くためコレクタ抵抗は大きくたる
欠点があった。
したがって、本発明の目的は従来の酸化膜分離法の利点
はそのま１維持してコレクタ抵抗を減少させることが可
能た半導体装置の製造方法を提供するものである。
はそのま１維持してコレクタ抵抗を減少させることが可
能た半導体装置の製造方法を提供するものである。
このような目的を達成するため、本発明は予めイオン注
入された不純物を選択酸化時コレクタ埋込層に達したい
ように再拡散させるもので、以下実施例を用いて詳細に
説明する。
入された不純物を選択酸化時コレクタ埋込層に達したい
ように再拡散させるもので、以下実施例を用いて詳細に
説明する。
第２図ａ乃至ｅは本発明に係る半導体装置の製造方法の
一実施例を示す断面図で以下工程順に説明する。
一実施例を示す断面図で以下工程順に説明する。
工程〔Ａ〕（第２図ａ）
Ｎ十形層２，３を有するＰ形シリコン基体１上にＮ形エ
ピタキシャル層５を形成した後、その表面にシリコン酸
化膜６卦よびシリコン窒化膜７を形成する。
ピタキシャル層５を形成した後、その表面にシリコン酸
化膜６卦よびシリコン窒化膜７を形成する。
そしてシリコン窒化膜６の第１部分ａｂよび第２部分す
を選択的に除去する。
を選択的に除去する。
工程〔Ｂ〕（第２図ｂ）
第１部分ａをマスクするようにレジスト１４−を選択的
にシリコン酸化膜６釦よびシリコン窒化膜７の一部に付
着する。
にシリコン酸化膜６釦よびシリコン窒化膜７の一部に付
着する。
次にこのレジスト１４をマスクとして第２部分すのみの
シリコン酸化膜６を除去する。
シリコン酸化膜６を除去する。
工程〔Ｃ〕（第２図Ｃ）
レジストを除去した後、シリコン酸化膜６をマスクとし
てＮ形層５を所定の深さ１で選択的に除去する。
てＮ形層５を所定の深さ１で選択的に除去する。
次にシリコン窒化膜７をマスクとして上記第１部分ａ
ｉ−よび第２部分ｂＫ、Ｐ形不純物をイオン注入してＰ
形層８．９．１０を形成する。
ｉ−よび第２部分ｂＫ、Ｐ形不純物をイオン注入してＰ
形層８．９．１０を形成する。
この場合上記第１部分ａに形成されたＰ形層１０はシリ
コン酸化膜６のため浅く形成されるのが特徴である。
コン酸化膜６のため浅く形成されるのが特徴である。
ここで、このイオン注入によるＰ形層１０の形成は、後
工程の選択酸化によって形成される酸化膜１３からＮ形
不純物の析出を補償するために行なうもので、もしこの
補償のためのイオン注入を行たわたいと、酸化膜１３０
表面がＮ形に反転してエミッターコレクタ間がショート
するかそれがある。
工程の選択酸化によって形成される酸化膜１３からＮ形
不純物の析出を補償するために行なうもので、もしこの
補償のためのイオン注入を行たわたいと、酸化膜１３０
表面がＮ形に反転してエミッターコレクタ間がショート
するかそれがある。
工程〔Ｄ〕（第２図ｄ）
シリコン窒化膜１をマスクとして選択酸化処理を行い、
Ｐ形層８，９．１０表面に酸化膜１１゜１２．１３を形
成する。
Ｐ形層８，９．１０表面に酸化膜１１゜１２．１３を形
成する。
この酸化工程の熱処理によって上記Ｐ形層８．９．１０
は再拡散して引き延ばされ、このうちＰ形層８，９はＮ
形埋込層２と完全に接触して素子間分離層として働く。
は再拡散して引き延ばされ、このうちＰ形層８，９はＮ
形埋込層２と完全に接触して素子間分離層として働く。
筐たＰ形層１０は予め浅く形成されているため再拡散さ
れてもＮ形埋込層２玄では達したい。
れてもＮ形埋込層２玄では達したい。
工程〔Ｅ〕（第２図ｅ）
選択拡散法によりＰ形ベース層１５、Ｎ形エミッタ層１
６釦よびコレクタ電極取出口１７．１８を形成し、これ
ら各表面にそれぞれベース電極１９、エミッタ電極２０
ｉ−よびコレクタ電極２１゜２２を形成する。
６釦よびコレクタ電極取出口１７．１８を形成し、これ
ら各表面にそれぞれベース電極１９、エミッタ電極２０
ｉ−よびコレクタ電極２１゜２２を形成する。
以上の製造方法によれば、ＩＣに釦ける周波数特性に最
も影響を及ぼすコレクタ抵抗は従来と異たり、チャンネ
ル発生防止用に形成するＰ形イオン注入層の影響をコレ
クタ埋込層が受けたいので十分小さい値となる。
も影響を及ぼすコレクタ抵抗は従来と異たり、チャンネ
ル発生防止用に形成するＰ形イオン注入層の影響をコレ
クタ埋込層が受けたいので十分小さい値となる。
第３表は本発明による効果を従来のものと比較して示す
表であり、（１）〜（４）の特性がすべて向上している
ことが明白である。
表であり、（１）〜（４）の特性がすべて向上している
ことが明白である。
コレクタ埋込層の実効抵抗率は、従来０．１１Ωｃｍで
あったものが本発明により０．０３６Ω譚と減少し、そ
の結果コレクタ抵抗ｒ。
あったものが本発明により０．０３６Ω譚と減少し、そ
の結果コレクタ抵抗ｒ。
も従来の１１３Ωから３５Ωへと減少した。
第
表
■
特性
“従来法
本発明
コレクタ埋込層の
０．１１
０．０３６
実効抵抗率
Ω−ｃｍ
Ω−ｃｍ
コレクタ抵抗（ｒｃ）
１１３Ω
３５Ω
コレクタ・エミッタ間
１．９４Ｖ
０．６２Ｖ
飽和電圧（Ｖ（２Ｆ、５ａｔ）
周波数特性（ｆＴ）
０５ＭＨｚ
１８２６ＭＨｚ
周波数特性ｆＴはコレクタ抵抗ｒ。
に逆比例しているので、本発明により従来の８０５ＭＨ
ｚから１８２６ＭＨｚへと大きく向上した。
ｚから１８２６ＭＨｚへと大きく向上した。
またコレクタ抵抗ｒ。
の低下は、コレクタ・工□ツタ間飽和電圧Ｖ。
。ｓａｔの改善にも結びつき、従来の１．９４Ｖから０
．６２Ｖに低下した。
．６２Ｖに低下した。
以上説明して明らかなように本発明によれば、予めチャ
ンネル発生防止用に形成されたイオン注入層の不純物は
選択酸化時再拡散しても何らコレクタ埋込層には達した
いので、コレクタ抵抗の増加を防止でき、従来の酸化膜
分離技術の利点はその１１維持したｉｔで優れた電気的
特性のＩＣが得られる。
ンネル発生防止用に形成されたイオン注入層の不純物は
選択酸化時再拡散しても何らコレクタ埋込層には達した
いので、コレクタ抵抗の増加を防止でき、従来の酸化膜
分離技術の利点はその１１維持したｉｔで優れた電気的
特性のＩＣが得られる。
第１図ａ−ｅは従来の製造工程を示す断面図、第２図ａ
−ｅは本発明の一実施例による製造工程を示す断面図で
ある。 １・・・・・・シリコン基体、２．３・・・・・・コレ
クタ埋込層、４，６・・・・・・酸化膜、５・・・・・
・エピタキシャル層、１・・・・・・窒化膜、８，９．
１０・・・・・・Ｐ形層、１１゜１２．１３・・・・・
・酸化膜、１４・・・・・・レジスト、１５・・・・・
・ベース層、１６・・・・・・エミッタ層、１７．１８
・・・・・・コレクタ電極取出口、１９・・・・・・ベ
ース電極、２０・・・・・・エミッタ電極、２１ 、２
２ ・・−・−コレクタ電極。
−ｅは本発明の一実施例による製造工程を示す断面図で
ある。 １・・・・・・シリコン基体、２．３・・・・・・コレ
クタ埋込層、４，６・・・・・・酸化膜、５・・・・・
・エピタキシャル層、１・・・・・・窒化膜、８，９．
１０・・・・・・Ｐ形層、１１゜１２．１３・・・・・
・酸化膜、１４・・・・・・レジスト、１５・・・・・
・ベース層、１６・・・・・・エミッタ層、１７．１８
・・・・・・コレクタ電極取出口、１９・・・・・・ベ
ース電極、２０・・・・・・エミッタ電極、２１ 、２
２ ・・−・−コレクタ電極。
Claims (1)
- 【特許請求の範囲】 １（Ａ） 第１導電形層を一部領域に有する第２導電
形半導体基体を用意する工程、 （８）上記第２導電形半導体基体主面上に第１導電形層
を形成する工程、 （０上記第１導電形層主面の半導体素子領域内の第１部
分を除く部分に第１マスクをかつ第１部分釦よび半導体
素子領域を囲繞する素子間分離領域である第２部分を除
く部分に第２マスクを形成する工程、 ０ 上記第１導電形層の第２部分を所定の深さ捷で除去
する工程、 ■ 上記第１導電形層の第２部分の除去面ふ・よび上記
第１部分に対し第２導電形不純物をイオン注入する工程
、 い 少なくとも上記第１導電形層の第２部分の除去面に
前記第２導電形半導体基体に有する第１導電形層に達す
る酸化膜が形成されるように熱処理する工程、 を含むことを特徴とする半導体装置の製造方法。 ２ （４）高濃度Ｎ形波散層を一部領域に有するＰ形半
導体基体を用意する工程、 （Ｂ） 上記Ｐ形半導体基体主面上にＮ形エピタキシ
ャル層を成長させる工程、 （Ｃ−１） 上記エピタキシャル層主面上にシリコン
酸化膜釦よびシリコン窒化膜を順次形成する工程、 （Ｃ−２） 上記シリコン酸化膜の第１部分をかつシリ
コン窒化膜の第１部分卦よび第２部分を選択的に除去す
る工程、 ０ 上記シリコン酸化膜をマスクとして上記エピタキシ
ャル層を所定の深さ１で除去する工程、［Ｆ］ 上記シ
リコン窒化膜をマスクとして上記第２導電形層の第２部
分の除去面分よび第１部分に苅しＰ形不純物をイオン注
入する工程、 （ト）上記シリコン窒化膜をマスクとして上記第２部分
に前記高濃度Ｎ形波散層に達するような酸化膜を形成す
る工程、 を含むことを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6800978A JPS5854503B2 (ja) | 1978-06-05 | 1978-06-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6800978A JPS5854503B2 (ja) | 1978-06-05 | 1978-06-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54158889A JPS54158889A (en) | 1979-12-15 |
| JPS5854503B2 true JPS5854503B2 (ja) | 1983-12-05 |
Family
ID=13361418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6800978A Expired JPS5854503B2 (ja) | 1978-06-05 | 1978-06-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854503B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57199235A (en) * | 1981-06-01 | 1982-12-07 | Mitsubishi Electric Corp | Semiconductor integrated circuit device and manufacture thereof |
| JPS57207350A (en) * | 1981-06-16 | 1982-12-20 | Nec Corp | Manufacture of semiconductor device |
-
1978
- 1978-06-05 JP JP6800978A patent/JPS5854503B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54158889A (en) | 1979-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819052A (en) | Merged bipolar/CMOS technology using electrically active trench | |
| EP0369336A2 (en) | Process for fabricating bipolar and CMOS transistors on a common substrate | |
| US4051506A (en) | Complementary semiconductor device | |
| US5200733A (en) | Resistor structure and method of fabrication | |
| JPS63199463A (ja) | バイポーラとｍｏｓトランジスタを有するデバイスを作成する方法 | |
| JPH0654795B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH056963A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS5854503B2 (ja) | 半導体装置の製造方法 | |
| US4127864A (en) | Semiconductor device | |
| JPH0691192B2 (ja) | 接合電界効果トランジスタとキャパシタを形成する方法 | |
| JP2845544B2 (ja) | 半導体装置の製造方法 | |
| JPH03190139A (ja) | 半導体集積回路装置 | |
| JPS5854502B2 (ja) | 半導体装置の製造方法 | |
| JP2707161B2 (ja) | 半導体装置 | |
| JPH09213708A (ja) | ラテラル・バイポーラトランジスタおよびその製造方法 | |
| JP3157187B2 (ja) | 半導体集積回路 | |
| KR910009740B1 (ko) | 산화막을 이용하여 자기 정합된 바이폴라 트랜지스터의 제조방법 | |
| JPH0878435A (ja) | 半導体装置の製造方法 | |
| JPS6140140B2 (ja) | ||
| JP3158404B2 (ja) | 半導体装置の製造方法 | |
| JPH09129884A (ja) | Ｓｏｉ型薄膜電界効果トランジスタ及びその製造方法 | |
| JPS6152575B2 (ja) | ||
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JPH0157506B2 (ja) | ||
| EP0389964A2 (en) | Manufacturing process for a bridged-emitter doped-silicide transistor |