JPS5852589A - 電子時計用ｌｓｉのテスト回路 - Google Patents
電子時計用ｌｓｉのテスト回路Info
- Publication number
- JPS5852589A JPS5852589A JP56151162A JP15116281A JPS5852589A JP S5852589 A JPS5852589 A JP S5852589A JP 56151162 A JP56151162 A JP 56151162A JP 15116281 A JP15116281 A JP 15116281A JP S5852589 A JPS5852589 A JP S5852589A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- testing
- switches
- outputs
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318555—Control logic
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G04—HOROLOGY
- G04D—APPARATUS OR TOOLS SPECIALLY DESIGNED FOR MAKING OR MAINTAINING CLOCKS OR WATCHES
- G04D7/00—Measuring, counting, calibrating, testing or regulating apparatus
- G04D7/002—Electrical measuring and testing apparatus
- G04D7/003—Electrical measuring and testing apparatus for electric or electronic clocks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Electric Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデジタル式電子時計用ＬＳＩのテスト回路に関
するものである。
するものである。
従来、デジタル式電子時計においては、現在のモードを
保持するフリップフロップと、現在のモードとスイッチ
入力によって次のモードを決定するＲＯＭを用いて制御
回路を構成する方式が行なわれており、その−例のスイ
ッチ入力部を第１図に、またモード決定部を第２図に示
す。
保持するフリップフロップと、現在のモードとスイッチ
入力によって次のモードを決定するＲＯＭを用いて制御
回路を構成する方式が行なわれており、その−例のスイ
ッチ入力部を第１図に、またモード決定部を第２図に示
す。
第１図では１〜４がスイッチ入力端子であり、これらは
５〜８のプルダウン抵抗を介してＶＩ１８につながれる
とともにフリップフロップ９〜１２のＤ入力に接続され
る。フリップフロップ９〜１２はスイッチのチャタリン
グによる誤動作を防ぐために設けられており、図のＥ３
Ｐ信号の立ち下がりエツジによって、スイッチ入力をサ
ンプリングする。フリップフロップ９〜１２の出力ＡＡ
−ＤＤは第２図のコントロールＲＯＭ１３に入力され、
コントロールＲＯＭ１５は、これらＡＡ−ＤＤと７リツ
プフロツプ１４〜１７の出力であるＭＯＤＯ〜ＭＯＤ３
とから次のモードを表わすＮＸＯ〜ＮＸ３を決定する。
５〜８のプルダウン抵抗を介してＶＩ１８につながれる
とともにフリップフロップ９〜１２のＤ入力に接続され
る。フリップフロップ９〜１２はスイッチのチャタリン
グによる誤動作を防ぐために設けられており、図のＥ３
Ｐ信号の立ち下がりエツジによって、スイッチ入力をサ
ンプリングする。フリップフロップ９〜１２の出力ＡＡ
−ＤＤは第２図のコントロールＲＯＭ１３に入力され、
コントロールＲＯＭ１５は、これらＡＡ−ＤＤと７リツ
プフロツプ１４〜１７の出力であるＭＯＤＯ〜ＭＯＤ３
とから次のモードを表わすＮＸＯ〜ＮＸ３を決定する。
ここで現在のモードは前記ＭＯＤＯ〜ＭＯＤ３によって
表わされ、この信号によって様々な制御が行なわれるこ
とになる。またＭＯＤＯ〜ＭＯＤ３は図の０ＬＯＯＫ信
号の立ち下がりエツジで変化する。この方式の回路によ
り複雑な制御が比較的ｆｉ？ｉ単に実現されるのである
が、前記の説明より明らかな様にモードを変化させるに
はスイッチ入力の組合わせを変えることによって行うし
かなく、任意のモードに設定する場合にはかなり時間が
かかる場合がある。これは非常に短い時間で行なわなけ
ればならない１８工のテスト時には大きな問題となる。
表わされ、この信号によって様々な制御が行なわれるこ
とになる。またＭＯＤＯ〜ＭＯＤ３は図の０ＬＯＯＫ信
号の立ち下がりエツジで変化する。この方式の回路によ
り複雑な制御が比較的ｆｉ？ｉ単に実現されるのである
が、前記の説明より明らかな様にモードを変化させるに
はスイッチ入力の組合わせを変えることによって行うし
かなく、任意のモードに設定する場合にはかなり時間が
かかる場合がある。これは非常に短い時間で行なわなけ
ればならない１８工のテスト時には大きな問題となる。
本発明は前述の問題を解決したもので、テスト端子を一
本追加し、テスト時にそれを”Ｈ”にすることにより、
スイッチ入力を利用して、任意のモードに設定できるこ
とを特徴としている。
本追加し、テスト時にそれを”Ｈ”にすることにより、
スイッチ入力を利用して、任意のモードに設定できるこ
とを特徴としている。
第３図、及び第４図は本発明の一実施例のスイッチ入力
部及びモード決定部である。
部及びモード決定部である。
第３図１４〜１７はインバータでありスイッチ入力の反
転出力５Ａ−３Ｄを得ている。フリップフロップ１８〜
２１はリセット端子付きであり、テスト端子２２が′Ｈ
”になった時にはフリップフロップ１８〜２１にリセッ
トをがけ出力ＡＡ〜ＤＤをすべて′″Ｌ”に落とす。第
４図２３〜３０はクロックドインバータであり、インバ
ータ６１とともにマルチプレクサ−をなしている。通常
状態ニおイテｉ；Ｊ、 Ｍ ＯＤ Ｔ Ｗ Ｓ Ｔ信号
は′Ｌ”でありクロックドインバータ２３〜２６はイン
バータとして働き１．クロックドインバータ２７〜６ｏ
の出力はフローティングになる。よって第４図の回路は
第２図の回路と等価となる。テストｆｔ、：＋にはＭＯ
ＤＴＥＳ’［’信号がＩＩ ＨＩＩになり従って今ｒｌ
ｅはクロックドインバータ２７〜６ｏがインバータとな
り信−５ｊＳＡ−８Ｄ（７）反転信号がＭＯＤＯ−ＭＯ
Ｄ３となる。５Ａ−８Ｄは第３図において、スイッチ入
力の反転信号であったがら結局、ＭＯＤＯ−ＭＯＤ３に
はスイッチ端子Ａ−Ｄに加えられる信号がそのまま乗る
ことになる。この際コントロールＲＯＭの入力ＡＡ−Ｄ
Ｄは全て“′Ｌ″であったから、ＡＡ−ＤＤが全て”Ｌ
“の時はモードが変化しないようにコントロールＲＯＭ
を組めば、次の０ＬＯＯＫ信号の立ち下りで、フリップ
フロップ３２〜３５に、スイッチ入力の値がセットでき
ることになる。
転出力５Ａ−３Ｄを得ている。フリップフロップ１８〜
２１はリセット端子付きであり、テスト端子２２が′Ｈ
”になった時にはフリップフロップ１８〜２１にリセッ
トをがけ出力ＡＡ〜ＤＤをすべて′″Ｌ”に落とす。第
４図２３〜３０はクロックドインバータであり、インバ
ータ６１とともにマルチプレクサ−をなしている。通常
状態ニおイテｉ；Ｊ、 Ｍ ＯＤ Ｔ Ｗ Ｓ Ｔ信号
は′Ｌ”でありクロックドインバータ２３〜２６はイン
バータとして働き１．クロックドインバータ２７〜６ｏ
の出力はフローティングになる。よって第４図の回路は
第２図の回路と等価となる。テストｆｔ、：＋にはＭＯ
ＤＴＥＳ’［’信号がＩＩ ＨＩＩになり従って今ｒｌ
ｅはクロックドインバータ２７〜６ｏがインバータとな
り信−５ｊＳＡ−８Ｄ（７）反転信号がＭＯＤＯ−ＭＯ
Ｄ３となる。５Ａ−８Ｄは第３図において、スイッチ入
力の反転信号であったがら結局、ＭＯＤＯ−ＭＯＤ３に
はスイッチ端子Ａ−Ｄに加えられる信号がそのまま乗る
ことになる。この際コントロールＲＯＭの入力ＡＡ−Ｄ
Ｄは全て“′Ｌ″であったから、ＡＡ−ＤＤが全て”Ｌ
“の時はモードが変化しないようにコントロールＲＯＭ
を組めば、次の０ＬＯＯＫ信号の立ち下りで、フリップ
フロップ３２〜３５に、スイッチ入力の値がセットでき
ることになる。
本発明はテスト時任意のモードにほとんど瞬間的に移行
することを可能とする上に、スイッチ端子を利用してい
る為に、テスト端子の増加が１本で済み、ＬＳＩのテス
トに大きな効果を有すると言える。
することを可能とする上に、スイッチ端子を利用してい
る為に、テスト端子の増加が１本で済み、ＬＳＩのテス
トに大きな効果を有すると言える。
第１図は従来のデジタル時計の入力部の一例を示す図で
あり、第２図は従来のデジタル時計のモード決定部の一
例を示す図であり、第６＠は本発明によるデジタル時計
の入力部の一実施例の図であり、第４図は本発明による
デジタル時計のモード決定部の一実施例の図である。 １〜４・・・・・・スイッチ入力端子 ５〜８・・・・・・プルダウン抵抗 ９〜１２・・・フリップフロップ １３・・１・・・・・コントロールＲＯＭ１４〜１７・
・・インバータ １８〜２１・・・フリップフロップ ２２・・・・・・・・・テスト入力端子２３〜３０・・
・クロックドインバータ３１・・・・・・インバータ ３２〜３５・・・フリップフロップ 以 上 出願人 株式会社第二精工舎 代理人 弁理士 最上 務
あり、第２図は従来のデジタル時計のモード決定部の一
例を示す図であり、第６＠は本発明によるデジタル時計
の入力部の一実施例の図であり、第４図は本発明による
デジタル時計のモード決定部の一実施例の図である。 １〜４・・・・・・スイッチ入力端子 ５〜８・・・・・・プルダウン抵抗 ９〜１２・・・フリップフロップ １３・・１・・・・・コントロールＲＯＭ１４〜１７・
・・インバータ １８〜２１・・・フリップフロップ ２２・・・・・・・・・テスト入力端子２３〜３０・・
・クロックドインバータ３１・・・・・・インバータ ３２〜３５・・・フリップフロップ 以 上 出願人 株式会社第二精工舎 代理人 弁理士 最上 務
Claims (1)
- 現在の時計の作動状態（以後モードと称す。）を保持す
るフリップフロップと、現在のモードとスイッチ入力に
より次のモードを決定する為のＲＯＭを有する電子時計
用ＬＳＩにおいて、１つのテスト端子をもうけ、テスト
時にこれを所定レベルにすることにより、前記スイッチ
入力を利用して、モードを自由に設定できることを可能
にした電子時計用Ｉｔｓ工のテスト回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151162A JPS5852589A (ja) | 1981-09-24 | 1981-09-24 | 電子時計用ｌｓｉのテスト回路 |
| US06/421,916 US4538923A (en) | 1981-09-24 | 1982-09-23 | Test circuit for watch LSI |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151162A JPS5852589A (ja) | 1981-09-24 | 1981-09-24 | 電子時計用ｌｓｉのテスト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5852589A true JPS5852589A (ja) | 1983-03-28 |
Family
ID=15512684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56151162A Pending JPS5852589A (ja) | 1981-09-24 | 1981-09-24 | 電子時計用ｌｓｉのテスト回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4538923A (ja) |
| JP (1) | JPS5852589A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6300287B1 (en) | 1997-11-28 | 2001-10-09 | Dow Corning Toray Silicone Company, Ltd. | Parting agent for copier toner |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5255247A (en) * | 1988-04-06 | 1993-10-19 | Seiko Epson Corporation | Electronic timepiece including integrated circuitry |
| US5253229A (en) * | 1988-04-06 | 1993-10-12 | Seiko Epson Corporation | Electronic timepiece including integrated circuitry |
| JPH0729513Y2 (ja) * | 1988-04-06 | 1995-07-05 | セイコーエプソン株式会社 | 電子時計用回路 |
| US5031152A (en) * | 1989-09-29 | 1991-07-09 | Sgs-Thomson Microelectronics, Inc. | Test circuit for non-volatile storage cell |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51104376A (ja) * | 1975-03-11 | 1976-09-16 | Citizen Watch Co Ltd | |
| US4063409A (en) * | 1976-01-05 | 1977-12-20 | Intel Corporation | Custom watch |
| JPS5513806A (en) * | 1978-06-23 | 1980-01-31 | Seiko Instr & Electronics Ltd | Multifunction electronic timepiece |
-
1981
- 1981-09-24 JP JP56151162A patent/JPS5852589A/ja active Pending
-
1982
- 1982-09-23 US US06/421,916 patent/US4538923A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6300287B1 (en) | 1997-11-28 | 2001-10-09 | Dow Corning Toray Silicone Company, Ltd. | Parting agent for copier toner |
Also Published As
| Publication number | Publication date |
|---|---|
| US4538923A (en) | 1985-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07114348B2 (ja) | 論理回路 | |
| US6496050B2 (en) | Selective modification of clock pulses | |
| JP2006197564A (ja) | 信号選択回路およびリアルタイムクロック装置 | |
| JPS5852589A (ja) | 電子時計用ｌｓｉのテスト回路 | |
| JP2666479B2 (ja) | クロック切換回路及びクロック切換方法 | |
| JP2020169825A (ja) | 電子時計 | |
| JP2646561B2 (ja) | クロック分配回路 | |
| JPS59104820A (ja) | フリツプフロツプ回路 | |
| JPH0376421A (ja) | ２クロック切換回路 | |
| JP2693798B2 (ja) | 制御信号発生回路 | |
| JPH01226212A (ja) | 入力データ−クロック間の位相調整用回路 | |
| US4043114A (en) | Circuits for setting the display mode and the correction mode of electronic timepieces | |
| JPS58204386A (ja) | 電子時計用集積回路 | |
| JPH0450657Y2 (ja) | ||
| JPS60254214A (ja) | 半導体集積回路 | |
| JPH0756651A (ja) | クロック発生回路 | |
| JPS6215143B2 (ja) | ||
| JP2001111395A (ja) | 警報変化点検出回路 | |
| JPH025054B2 (ja) | ||
| JPS61154153A (ja) | 集積回路装置 | |
| JPH02130020A (ja) | 遅延回路 | |
| JPH04369926A (ja) | カウンタ回路 | |
| JPH10290148A (ja) | 位相比較回路 | |
| JPS6213851B2 (ja) | ||
| JPH03157013A (ja) | クロック相分離回路 |