JPS5851614A - 可変移相回路 - Google Patents
可変移相回路Info
- Publication number
- JPS5851614A JPS5851614A JP56150995A JP15099581A JPS5851614A JP S5851614 A JPS5851614 A JP S5851614A JP 56150995 A JP56150995 A JP 56150995A JP 15099581 A JP15099581 A JP 15099581A JP S5851614 A JPS5851614 A JP S5851614A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- delay time
- inputted
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデジタ通信に用いられる移相回路に係り、クロ
ックパルスやデータ・バースト信号など繰返し周波数が
一定な信号を任意に遅延、もしくは移相させる可変移相
回路に関す。
ックパルスやデータ・バースト信号など繰返し周波数が
一定な信号を任意に遅延、もしくは移相させる可変移相
回路に関す。
一般に、／Ｅｉツクハルスやデータ・バースト信号の波
形移相方法としては遅延線に代表される遅駕素子を用い
て遅延時間を生じさせるものや、入力波形を積分しそれ
を規定の電圧でスライスして遅延時間を整形するもの等
がある。
形移相方法としては遅延線に代表される遅駕素子を用い
て遅延時間を生じさせるものや、入力波形を積分しそれ
を規定の電圧でスライスして遅延時間を整形するもの等
がある。
前者の方法は遅延時間が遅延素子のデイメンシｗニアに
依存されるため、該素子のパターンが決まるとその微調
整が困難になる。
依存されるため、該素子のパターンが決まるとその微調
整が困難になる。
後者の方法は第１図に示す如く２ケの単安定マルチバイ
ブレータ（以下モノマルチバイブレータと記す）を用い
て構成している。
ブレータ（以下モノマルチバイブレータと記す）を用い
て構成している。
即ち、第１のモノマルチバイブレータ２で入力信号を遅
延時間τｉだけ遅延させ、第２のモノマルチバイブレー
タ３で遅延時間τ１を有する所定のパルス幅Ｔのパルス
を整形する。該整形パルスはデ為−ティが５（ｌである
。
延時間τｉだけ遅延させ、第２のモノマルチバイブレー
タ３で遅延時間τ１を有する所定のパルス幅Ｔのパルス
を整形する。該整形パルスはデ為−ティが５（ｌである
。
第２図社第１図（１１、（２） 、 （３１の各点の波
形を示す。
形を示す。
第１図、第２図において、クロックパルス発生器１よシ
出力されたパルス幅Ｔのクロックパルス（１）はモノマ
ルチバイブレータ２に入力され、該パルス（１）の立上
シで遅延時間τ、ユＣ，−ａ、遅延パルス（２）を整形
する。この場合、τ、はＲ１を可変することＫより任意
の値が得られる。
出力されたパルス幅Ｔのクロックパルス（１）はモノマ
ルチバイブレータ２に入力され、該パルス（１）の立上
シで遅延時間τ、ユＣ，−ａ、遅延パルス（２）を整形
する。この場合、τ、はＲ１を可変することＫより任意
の値が得られる。
遅延パルス（２）はモノマルチバイブレータ３に入力さ
れ、遅延パルス（２）の立上りで、時定数Ｔ二〇。
れ、遅延パルス（２）の立上りで、時定数Ｔ二〇。
・Ｒ，によって決定されるパルス幅Ｔの波形（３）を）
Ｊ 整形する。この場合コンデンサＣ電 、抵抗Ｒ，６いず
れも温度変化によって、その値が変動するため、パルス
幅Ｔを常時一定にすることは困難であるＯ 以上の如く、従来技術においては、■遅延時間の微調整
が困難であったり、■パルス幅Ｔが温度によりて変化す
る等の欠点をもっている。
Ｊ 整形する。この場合コンデンサＣ電 、抵抗Ｒ，６いず
れも温度変化によって、その値が変動するため、パルス
幅Ｔを常時一定にすることは困難であるＯ 以上の如く、従来技術においては、■遅延時間の微調整
が困難であったり、■パルス幅Ｔが温度によりて変化す
る等の欠点をもっている。
本発明は上記問題点を解決するために遅延時間の調整が
容易で、パルス幅一定の新規な可変移相回路を提供する
ものである。又、この目的を達成するために入力信号は
第１７リツプー７０ツブにて１７２分周され、該分局信
号と該入力信号とをリセットパルス整形回路に入力して
リセットパルスを整形し、該入力信号はモノマルチバイ
ブレータにて、所定の遅延時間をもりた遅延信号に整形
、し、該遅延信号はりＨｙクパルスとして第２７リツプ
・フロップを動作させて所定の遅延時間を有する１／２
分周信号に整形し、前記リセットパルスを第２７リツプ
・フロップのリセット端子に入力することくよに、蚊所
定の遅延時間を有する１／２分周信号が電源投入に際し
、位相が不確定になることを除去してなる可変位相回路
を提供する。
容易で、パルス幅一定の新規な可変移相回路を提供する
ものである。又、この目的を達成するために入力信号は
第１７リツプー７０ツブにて１７２分周され、該分局信
号と該入力信号とをリセットパルス整形回路に入力して
リセットパルスを整形し、該入力信号はモノマルチバイ
ブレータにて、所定の遅延時間をもりた遅延信号に整形
、し、該遅延信号はりＨｙクパルスとして第２７リツプ
・フロップを動作させて所定の遅延時間を有する１／２
分周信号に整形し、前記リセットパルスを第２７リツプ
・フロップのリセット端子に入力することくよに、蚊所
定の遅延時間を有する１／２分周信号が電源投入に際し
、位相が不確定になることを除去してなる可変位相回路
を提供する。
即ち、パルス幅Ｔのパルス信号を７３時間遅延させるに
際し、予め骸パルスの２倍周期（Ｔ／２ ）のパルスを
入力信号とし、該入力信号をモノマルチバイブレータで
所定の遅蔦時間τ遅延させ、遅延された入力信号をり冒
ツクパルスとしてフリップ・フＷシブに入力させて所定
の遅延時間τを有するパルス幅Ｔのパルスを整形するも
のである。
際し、予め骸パルスの２倍周期（Ｔ／２ ）のパルスを
入力信号とし、該入力信号をモノマルチバイブレータで
所定の遅蔦時間τ遅延させ、遅延された入力信号をり冒
ツクパルスとしてフリップ・フＷシブに入力させて所定
の遅延時間τを有するパルス幅Ｔのパルスを整形するも
のである。
また、上記の整形波形が電源投入時の初期条件で、位相
が１８００反転する場合がある。この位相の不確定性を
入力信号と分局信号で整形したリセットパルスで除去す
る。
が１８００反転する場合がある。この位相の不確定性を
入力信号と分局信号で整形したリセットパルスで除去す
る。
以下、第３図の実施例、第４図のタイムチャートによシ
本発明を説明する。
本発明を説明する。
図において、入力端子４に入力された２倍波の入力信号
人は第１Ｄ型７リツプ・フロップ５（以下Ｄ−Ｆ−Ｐと
称す）の端子ＣＩに入力され、番１／２分周され波形Ｂ
がＱ端子よシ出力される。
人は第１Ｄ型７リツプ・フロップ５（以下Ｄ−Ｆ−Ｐと
称す）の端子ＣＩに入力され、番１／２分周され波形Ｂ
がＱ端子よシ出力される。
この波形Ｂは基準の本信号で出力端子１１より出力され
る。
る。
入力信号人がモノマルチパイブレーク６に入力され、波
形人の立上りで遅延時間τ＝Ｃ５−Ｒ畠。
形人の立上りで遅延時間τ＝Ｃ５−Ｒ畠。
−ｄ ｖ ３７ Ｉｌｌ ｆの波形Ｃが整形される。こ
の波形Ｃがクロックパルスとして第２Ｄ−Ｆ−Ｆ７のＣ
１端子に入力され、波形Ｃの立上りでＩくルス幅Ｔのパ
ルス波形りが整形される。この波形りは所定の遅延時間
τを有し、一定のパルス幅Ｔの波形であるＯ 即ち、本信号の波形Ｂも遅延波形りも２倍波の入力信号
人の立上りで分周されたものであるから何れもパルス幅
Ｔは一致している。
の波形Ｃがクロックパルスとして第２Ｄ−Ｆ−Ｆ７のＣ
１端子に入力され、波形Ｃの立上りでＩくルス幅Ｔのパ
ルス波形りが整形される。この波形りは所定の遅延時間
τを有し、一定のパルス幅Ｔの波形であるＯ 即ち、本信号の波形Ｂも遅延波形りも２倍波の入力信号
人の立上りで分周されたものであるから何れもパルス幅
Ｔは一致している。
しかし、第２Ｄ−Ｆ−Ｆが電源投入時などの初期状態に
よりて波形りが１８００ 反転したものが得られるとと
がる。これは位相の不確定性といい、Ｄ−Ｆ−Ｆの避け
られない現象である。この時の遅延時間は基準の本信号
波形Ｂに比べ（τ＋Ｔ）となシ、規定通り位相を合せる
ことが出来ない。
よりて波形りが１８００ 反転したものが得られるとと
がる。これは位相の不確定性といい、Ｄ−Ｆ−Ｆの避け
られない現象である。この時の遅延時間は基準の本信号
波形Ｂに比べ（τ＋Ｔ）となシ、規定通り位相を合せる
ことが出来ない。
ンパータ９を介してＮＡＮＤゲート１０に入力され一方
波形Ｂの反転信号ＢはＮＡＮＤゲートの他端に入力され
、ＮＡＮＤゲート１０より、リセッＤは反転信号となら
ず常時、基準信号波形Ｂよりτ時間遅延した波形りが第
２Ｄ−Ｆ−ＦのＱ端子よ〉出力される。
波形Ｂの反転信号ＢはＮＡＮＤゲートの他端に入力され
、ＮＡＮＤゲート１０より、リセッＤは反転信号となら
ず常時、基準信号波形Ｂよりτ時間遅延した波形りが第
２Ｄ−Ｆ−ＦのＱ端子よ〉出力される。
一方、第１Ｄ−Ｆ−Ｆ５についても上記同様の位相の不
確定性が生ずるが、波形Ｂに対し、波形りが必ず遅延時
間τだけ遅延するので問題が生じない。
確定性が生ずるが、波形Ｂに対し、波形りが必ず遅延時
間τだけ遅延するので問題が生じない。
即ち、波形Ｂの反転信号を波形Ｆとし、前記の如く得ら
れたリセット信号は波形Ｇとなり波形Ｃに対する入力信
号人は不変とするため、第２Ｄ−Ｆ−Ｆ７のＱ端子よシ
、波形Ｆに対し遅延時間τだけ移相が遅れ九波形Ｈが出
力される。
れたリセット信号は波形Ｇとなり波形Ｃに対する入力信
号人は不変とするため、第２Ｄ−Ｆ−Ｆ７のＱ端子よシ
、波形Ｆに対し遅延時間τだけ移相が遅れ九波形Ｈが出
力される。
第５図は本発明の応用例で、入力信号として４倍波を用
いている。またタイムチャートについて第４図Ａ−Ｂを
用いる。図において４倍波の入力信号が入力端子１３よ
り入力され複数のＦ−ＦよりなるＤ−Ｆ−Ｆ１４のクロ
ック端子Ｃ８に入力されると、２倍波の信号はＱ、端子
より出力され、Ｑ、端子より目的の信号が出力され、以
下Ｑｓ ＋Ｑ４ Ｋは順次１／２分周づつ分周された
信号が出力される。この様な出力間では不確性は生じな
い。
いている。またタイムチャートについて第４図Ａ−Ｂを
用いる。図において４倍波の入力信号が入力端子１３よ
り入力され複数のＦ−ＦよりなるＤ−Ｆ−Ｆ１４のクロ
ック端子Ｃ８に入力されると、２倍波の信号はＱ、端子
より出力され、Ｑ、端子より目的の信号が出力され、以
下Ｑｓ ＋Ｑ４ Ｋは順次１／２分周づつ分周された
信号が出力される。この様な出力間では不確性は生じな
い。
Ｑ１端子には前記の波形人が出力され、Ｑ！には本信号
である波形Ｂが出力されていると考えてよい。
である波形Ｂが出力されていると考えてよい。
波形Ｂがインバータ１５で反転され、反ｍ彼形すになる
と第３図と同じ回路となシ、上述の原理に基づいて本回
路は動作し、出力端子１２より基準信号Ｂより７時間遅
延し、パルス幅Ｔの波形りが出力される。
と第３図と同じ回路となシ、上述の原理に基づいて本回
路は動作し、出力端子１２より基準信号Ｂより７時間遅
延し、パルス幅Ｔの波形りが出力される。
以上本発明によれば、基準信号と同一のパルス幅Ｔを有
し、移相量のみ任意に変える４とが出来る。
し、移相量のみ任意に変える４とが出来る。
第１図は従来例、第２図は第１図のタイムチャート、第
３図は本発明の実施例、第４図は第３図のタイムチャー
ト、第５図は応用例を示す。 図中、１はり四ツクパルス発生器、２，３．６はモノマ
ルチバイブレータ、４は入力端子、５゜７はＤ−Ｆ−Ｆ
、８はリセットパルス整形回路、９．１５はインバータ
、１ （ＩＮＡＮＤゲート、１１．１２は出力端子、１
３は入力端子、１４は複合され九Ｄ−Ｉ’−Ｐを示す。
３図は本発明の実施例、第４図は第３図のタイムチャー
ト、第５図は応用例を示す。 図中、１はり四ツクパルス発生器、２，３．６はモノマ
ルチバイブレータ、４は入力端子、５゜７はＤ−Ｆ−Ｆ
、８はリセットパルス整形回路、９．１５はインバータ
、１ （ＩＮＡＮＤゲート、１１．１２は出力端子、１
３は入力端子、１４は複合され九Ｄ−Ｉ’−Ｐを示す。
Claims (1)
- 入力信号を第１フリツプ・フロップにてＶ２分周し、咳
分局信号と該入力信号をリセットパルス整形回路に入力
して整形し、該入力信号はモノマルチバイブレークにて
所定の遅延時間Ｔをもりた遅延信号に整形し、該遅延信
号はクロックパルスとして第２７リツプ７０ツブを動作
させて所定の遅延時間を有する１／２分周信号に整形し
、前記リセットパルス整形回路の出力を該第２゛フリツ
プ・フ四ツブのリセット端子に入力することにより、該
所定の遅延時間を有する１／２分周信号が電源投入時に
その位相が不確定となることを除去したととを特徴とし
た可変移相回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150995A JPS5851614A (ja) | 1981-09-24 | 1981-09-24 | 可変移相回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150995A JPS5851614A (ja) | 1981-09-24 | 1981-09-24 | 可変移相回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5851614A true JPS5851614A (ja) | 1983-03-26 |
| JPH0366848B2 JPH0366848B2 (ja) | 1991-10-18 |
Family
ID=15508975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56150995A Granted JPS5851614A (ja) | 1981-09-24 | 1981-09-24 | 可変移相回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851614A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62145912A (ja) * | 1985-12-19 | 1987-06-30 | Mitsubishi Electric Corp | パルス発生回路 |
| JPH0469701A (ja) * | 1990-07-10 | 1992-03-04 | Mitsubishi Electric Corp | 遅延回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52144256A (en) * | 1976-05-27 | 1977-12-01 | Mitsubishi Electric Corp | Rectangular wave phase-shift circuit |
-
1981
- 1981-09-24 JP JP56150995A patent/JPS5851614A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52144256A (en) * | 1976-05-27 | 1977-12-01 | Mitsubishi Electric Corp | Rectangular wave phase-shift circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62145912A (ja) * | 1985-12-19 | 1987-06-30 | Mitsubishi Electric Corp | パルス発生回路 |
| JPH0469701A (ja) * | 1990-07-10 | 1992-03-04 | Mitsubishi Electric Corp | 遅延回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0366848B2 (ja) | 1991-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4160958A (en) | Sampling linearizer utilizing a phase shifter | |
| GB1052438A (ja) | ||
| JPS5825784A (ja) | テレビジヨン信号の較正に適用可能なサンプル信号の位相誤差を較正するデジタル手法と装置 | |
| JPH0269018A (ja) | 位相検出回路 | |
| JPS5851614A (ja) | 可変移相回路 | |
| JPS58107727A (ja) | 位相同期回路 | |
| JPH03163908A (ja) | クロツク信号遅延回路 | |
| JPH05218832A (ja) | パルス制御回路 | |
| JPH057900B2 (ja) | ||
| JPH01268309A (ja) | 二相クロツクジエネレータ | |
| JPH01284015A (ja) | クロック位相設定回路 | |
| JPS5851615A (ja) | 可変移相回路 | |
| JP2757090B2 (ja) | 分周逓倍回路 | |
| JPH0632561B2 (ja) | Ｐｗｍ信号切換装置 | |
| JPH0511914B2 (ja) | ||
| JPS61102819A (ja) | ２／３分周回路 | |
| JPH02148908A (ja) | 逓倍器 | |
| JPH0261183B2 (ja) | ||
| JPH022733A (ja) | ディジタル−アナログ変換装置 | |
| JPH0256853B2 (ja) | ||
| JPH02143785A (ja) | 位相比較回路及び位相同期回路 | |
| WO1994029959A1 (en) | A method for multiplying the frequency of a digital signal and a frequency multiplier circuit | |
| JPH06326890A (ja) | 同期信号生成回路 | |
| JPS59168707A (ja) | 遅延回路 | |
| JPS6160637B2 (ja) |