JPS5851452B2 - 位相ロツクル−プ回路 - Google Patents

Description

【発明の詳細な説明】 本発明は位相ロック（同期）ループ回路特に伝送方式に
使用する位相ロックループに関する。

従来より位相ロックループを利用して固定および安定基
準発振器に対して電圧制御発振器の出力周波数の安定化
を図っている。

一般に、電圧制御発振器の動作周波数は基準発振器の周
波数とは実質的に異なるものであり、これら両者の信号
を、乗算、除算、他の周波数とのミクシング等々を行な
って変形して周波数を一致せしめ、この周波数か等しい
信号の位相を位相検波器において比較している。

この比較器の出力を単純な直流制御電圧とし得、この制
御電圧を利用して電圧制御発振器の周波数の制御を行な
っている。

しかしながら、多くの場合、十分に注意を払って電圧制
御発振器が基準発振器の不所望な調波周波数にロックし
ないようにしなければならない。

また、電圧制御発振器の負荷が変化した時、電圧制御発
振器はロック状態から外れる傾向がある。

このため、所望の動作周波数を含む周波数帯域を電圧制
御発振器の周波数に掃引させる回路を設計したが、制御
電圧発振器がロック状態に達した時掃引電圧を相殺する
必要があった。

このことはループがわずかながら追跡を行なうか又は最
適特性とはわずかに異なる特性で作動することを意味す
る。

本発明はこの問題の解決を図るために新規な積分器、こ
れに接続されてループ回路がアンロック状態である期間
中掃引を行なう低域フィルタ回路およびループ回路がロ
ック状態であることを正確に表示して掃引回路を不作動
にする適当な位相検波器およびロック検波器を設けたも
のである。

さらに、本発明においては、電圧制御発振器の出力をＲ
Ｆアゲート介して電力トランジスタおよびこれに類する
ものに供給させるように構成する。

尚、このＲＦアゲート、ループ回路カルツク状態に達し
かつ電力増幅器およびこれと同等なものが導通した後に
のみ、ランプ発生器により徐々に、導通させる。

従って、ループ位相検波器はその伝達特性の中心におい
て作動するので、この検波器は一定の位相検波利得とな
りかつ最適な特性で作動するループを維持することにな
る。

さらに、この際、勿論電圧制御発振器に突然に負荷が供
給されてこの発振器をロック状態から離脱させてしまわ
ないように構成している。

本発明は位相ロックループ回路に関するものであって、
この回路は、基準発振器ループ位相検波器、積分低域通
過フィルタ、電圧制御発振器、ミクサおよび前記電圧制
御発振器の出力信号の周波数からは基準発振器の出力信
号の周波数だけ離れた周波数を有する信号源を含むもの
である。

さらにこの基準発振器を位相ロックループ回路において
掃引信号発生手段と接続させ、この手段をさらに低域通
過フィルタに接続させる。

さらに、ループがアンロック状態にありしかも電圧制御
発振器の出力が、ロック検波器によって制御されるラン
プ発生器によって制御されるＲＦアゲート経て、負荷に
供給されてランプ信号を発生させてループ回路のロック
状態から徐々にゲートを導通させる時に、前記掃引信号
発生器をロック検波器によって制御して低域通過フィル
タの出力端子にほぼ直線的なランプ電圧を供給させる。

本発明の目的は改良動作特性を有する位相ロックループ
回路を提供するにある。

本発明の他の目的は、電圧制御発振器をして、ループ回
路がアンロック状態にある時にのみ、掃引を行なわせる
新規な掃引回路を有する位相ロックループ回路を提供す
るにある。

本発明のさらに他の目的は、９荷を電圧制御発振器に徐
々に供給させて発振器がロック状態から離脱するのを阻
止する手段を有する位相ロックループ回路を提供するに
ある。

図面につき本発明の詳細な説明する。

第１図において、基準発振器１０は所定の周波数を有す
る出力信号をループ位相検波器１１の一方の入力端子に
供給する。

ループ位相検波器１１の出力端子を、積分低域通過フィ
ルタおよび直流増幅器１２を経て、電圧制御発振器１３
に供給する。

本実施例においては、ループ位相検波器１１の出力端子
を一対の出力導線として示す。

その理由はループ位相検波器１１が異なる（又は差動）
出力を発生するからである。

本実施例においては、異なる入力および出力を利用して
共通モードの発生を効率よく拒絶ししかも種々の段にお
ける利得を入力の大きな変化に対しても確実に一定とな
るようにする。

しかしながら、当業者には他の種類の回路を利用できる
こと明白である。

電圧制御発振器１３の出力をミクサ１４に供給する。

尚、このミクサにはさらにダブラ回路１５からの第２の
異なる入力を供給する。

異なる出力として示したミクサ１４の出力をループ位相
検波器１１の第２入力端子に供給して位相ロックループ
回路を完成する。

ダブラ回路１５は基準発振器１０から信号を供給されて
、ミクサ１４に対して、電圧制御発振器１３の出力信号
の周波数から基準発振器１０の出力信号の周波数だけ離
れた周波数の信号を供給する。

例えば、基準発振器１０は約５０メガヘルツの周波数で
動作し得ると共に電圧制御発振器１３は約１５０メガヘ
ルツの周波数で動作し得るので、ダブラ回路１５はミク
サ１４に対して約１００メガヘルツの周波数の信号を供
給する。

基準発振器１０の出力を９００移相回路網１２０を経て
直角位相検波器２１の一方の入力端子に供給する。

この直角位相検波器２１への第２の異なる入力をミクサ
１４によって供給する。

本例では異なる出力である直角位相検波器２１の出力を
ロック検波器２２に供給し、この後者の検波器の出力を
掃引回路２３に供給する。

掃引回路２３を低域通過フィルタおよび直流増幅器１２
に結合させてこれらをして、ロック検波器２２によって
位相ロックループ回路がアンロックの状態にあることを
表示された時に、電圧制御発振器１３の入力端子に直線
ランプ電圧を供給させる。

この回路の動作につきさらに詳細に説明する。

このロック検出器２２はさらに位相ロックループ回路の
ロック状態を掃引回路２３を経て遅延ランプ発生器およ
びゲート駆動回路２５に供給する。

この回路２５はＲＦアゲート６の制御を行ない、従って
、このゲートはループ回路がアンロックされている時に
は電圧制御発振器１３の出力を減衰させると共に、ルー
プ回路がロックされている時には電圧制御発振器１３の
出力信号を電力増幅器２７に供給する。

さらに、回路２５は信号を自動レベル制御回路２８に供
給し、このため、位相ロックループ回路がアンロックの
状態にある時には電力増幅器２７を非導通にさせ、およ
び、位相ロックループ回路がロック状態にある時には電
力増幅器２７を導通させる。

電力増幅器２７の出力をフィルタ２９を経てアンテナ３
０に供給する。

電力増幅器２７の出力をフィルタ２９と関連するＲＦ検
波器において検波してこの検波信号を自動レベル制御回
路２８に帰還させて、回路２５にロック状態であるとい
う信号が供給された時に、制御信号を回路２７に供給す
る。

電力増幅器２７、自動レベル制御回路２８およびフィル
タおよびＲＦ検波器２９は本発明の一部分を形成するも
のではないので、これら回路についてはその詳細な説明
については省略する。

第２図は本発明の第２の実施例を示し、同図において、
第１図に示した部分と同一部分には同一番号にダッシュ
を附して示してあり、１０′は基準発振器、１１′はル
ープ位相検波器、１２′は低域通過および直流増幅器、
１３′は電圧制御発振器および１４′はミクサである。

尚、位相ロックループ回路はこれら各部分を含んでいる
。

しかしながら、第２信号をミクサ１４′に供給する手段
には端子１５′を含み、この端子を受信注入回路（図示
せず）に接続されている。

本回路においては、ミクサはこの受信注入回路から前記
電圧制御発振器の出力信号の周波数とは前記基準発振器
の出力信号の周波数だけ離れた周波数を有する信号を受
信する。

例えば、端子１５′に供給する信号の周波数は約４２０
メガヘルツであり、基準発振器１０′を約２１．４メガ
ヘルツで作動できる。

この場合、電圧制御発振器１３′はほぼ４４１．４メガ
ヘルツで作動する。

これら周波数は一例にすぎず、本発明においてはこの周
波数にのみ限定されるものではない。

第１図に示す実施例においては、この系の周波数を、基
準発振器１０に別の周波数を有する水晶を使用すること
により、変えることができるし、他方、第２システムの
周波数を、受信注入回路（図示せず）に別の水晶を使用
することにより、変えることができる。

この第２システムはチャンネル素子を節約可能となる。

その理由は単一の水晶を使用するからである。

ミクサ１４に第２信号を供給する別の信号供給手段を設
計できること勿論であり、図示の実施例はその一例にす
ぎない。

第３Ａ図および第３Ｂ図に示す回路図は、第１図に示す
ブロック回路図の一部分を示すもので、これら回路は夫
々単−ＩＣチップ上に形成される。

さらにチップ上には９００移相器２０、ループ位相検波
器１１および直角位相検波器２１を形成するが、第３Ａ
および第３Ｂ図にはこれらについては示していない。

その理由はこれらは当業者も周知な比較的標準的な回路
であるからである。

図示の回路は特に集積回路用に設計したものであり、他
の回路構成とすることができること勿論である。

又、集積化しないように設計することもできる。

第３Ａ図において、３５は全体として演算増幅器を示し
、これを標準的に構成作動させるので、その詳細な説明
を省略する。

演算増幅器３５の出力端子３６を直列に接続させた抵抗
３７およびコンデンサ３８を経て、負のまたは反転入力
端子３９に接続させる。

さらに、正の入力端子４０および天地間に抵抗４１およ
びコンデンサ４２を直列に接続させる。

一対の抵抗４３および４４を夫夫入力端子３９および４
０と直列に接続すると共にループ位相検波器１１の出力
端子に接続する。

抵抗３７，４１，４３および４４およびコンデンサ３８
および４２は一般にはＩＣ回路の外部に形成する。

さらに、これら抵抗３７，４３，４４および４１および
コンデンサ３８および４２と演算；増幅器３５と相俟っ
て、第１図に示す積分低域通過フィルタおよび直流増幅
器１２を形成する。

第１図に示すように、出力端子３６を電圧制御発振器１
３の入力端子に接続すると共に、入力端子３９および４
０を、抵抗４３および４４を経て、ループ位相検波器１
１の出力端子に接続する。

演算増幅器３５の端子４５には正の電圧を供給し、さら
に、この増幅器３５には、端子４６および直列接続した
ダイオード４７を介して調整した正の電圧を供給する。

端子４８には通常の方法により演算増幅器３５に対する
補償信号を供給する。

掃引回路２３を、第３Ａ図に破線２３で示す枠内に示す
。

端子４６には調整電源（図示せず）を接続し、この端子
を、第１導線を経て、ｎｐｎトランジスタ５０のエミッ
タ、ｎｐｆ１トランジスタ５１のベースおよび、抵抗５
２を経て、ｎｐｎ ）ランジスタ５３のベースおよびコ
レクタおよび叩ｎトランジスタ５４のベースに接続する
。

端子４６をさらに第２導線および抵抗５５を夫々介して
ｎｐｎトランジスタ５６のベース、ｎｐｎ トランジス
タ５７のコレクタ、叩ｎトランジスタ５８のベースおよ
びｐ叩トランジスタ５９のエミッタに接続し、さらに、
第２抵抗６０を経て、トランジスタ５７のベース、トラ
ンジスタ５８のコレクタ、ｎｐｎ ）ランジスタロ１の
ベースおよびｎｐｒ１トランジスタ６２のコレクタに接
続する。

トランジスタ５６のコレクタを抵抗６５を経て演算増幅
器３５の正の入力端子４０に接続する。

トランジスタ６１のコレクタを抵抗６６を経て増幅器３
５の負の入力端子３９に接続する。

トランジスタ５６および６１のエミッタを一緒に接続す
ると共にトランジスタ５４のコレクタに接続する。

トランジスタ５３および５４のエミッタを叩ｎトランジ
スタ６７のコレクターエミッタ接合を経て大地に接続す
る。

トランジスタ６７のベースを入力端子６８に接続する。

この端子には第３Ｂ図からも明らかなようにロック検波
器２２から入力信号を供給する。

トランジスタ５３および５４の共通ベースを出力端子６
９に接続する。

この端子を、さらに、第３Ｂ図について説明するように
、ランプ発生器２５に接続する。

トランジスタ５７および５８のエミッタを一緒に接続す
ると共に叩ｎトランジスタ７０のコレクタおよびベース
に接続する。

このトランジスタのエミッタは接地する。

また、トランジスタ６２のエミッタをトランジスタ７０
の共通コレクタおよびベースに接続する。

トランジスタ５９のコレクタを直接接地し、ベースを叩
ｎトランジスタ７３のベースおよび演算増幅器３５の出
力端子７４ ｔｔｃ接続する。

トランジスタ７３のエミッタをｎｐｎ トランジスタ７
５のエミッタに直接接続すると共に、抵抗７６を経て、
接地する。

トランジスタ７３および７５は相俟って差動増幅器を形
成し、そのコレクタを抵抗７７および７８を経て夫々正
の電圧端子４５に接続する。

トランジスタ７３のコレクタをｐ叩トランジスタ８０の
ベースに接続する。

そのエミッタはトランジスタ７５のコレクタに接続する
。

またそのコレクタはトランジスタ６２のベースに接続す
る。

トランジスタ５１のエミッタを抵抗８３を介して接地す
る。

トランジスタ７５のベース、トランジスタ５１のコレク
タおよびトランジスタ５０のベースおよびコレクタを抵
抗８４を経て正の電圧端子４５に接続する。

次に第３Ａ図に示す回路の動作例につき説明する。

トランジスタ５３，５４、抵抗５２およびトランジスタ
６７を以って形成した電流源と直列に接続したトランジ
スタ５６は演算増幅器３５の正の入力端子４０に対する
固定電流源を形成する。

トランジスタ５３，５４、抵抗５２および直列トランジ
スタ６７を以って形成した電流源と直列に接続させたト
ランジスタ６１は演算増幅器３５の負の入力端子３９に
対する固定電流源を形成する。

トランジスタ５７および５８をフリップフロップ構造と
して接続させるので、トランジスタ５６または６１の一
方のみが一時に導通できるようにする。

トランジスタ５７が導通していないときには、トランジ
スタ５６および５８のベースは比較的高い電位となり、
トランジスタ５６は導通しているがトランジスタ５８も
飽和状態で導通している。

トランジスタ５８が飽和するとトランジスタ６１のベー
スはほぼ接地電位となりトランジスタ６１は非導通とな
る。

トランジスタ５６がオンとなると、演算増幅器３５の正
の入力端子４０からは固定電流源の作動により電流が階
段状に導出され、演算増幅器３５の出力は、演算増幅器
３５の積分作用によって、直線的にランプ関数となり始
める。

端子７４の出力が十分に低いレベルに達すると、トラン
ジスタ５９は飽和し、トランジスタ５６および５８のベ
ース電位はほぼ接地電位となってこれらトランジスタを
非導通にする。

トランジスタ５８が非導通となると、トランジスタ６１
のベースは急激に上昇するので、トランジスタ５７は飽
和し、トランジスタ６１は導通しおよび演算増幅器３５
の負の入力端子３９の電位は階段関数的に降圧する。

負の入力端子３９の電位が降圧すると、演算増幅器３５
の出力は直線的に上昇する。

ＩＣチップの電圧調整器を温度補償する。

調整電源とトランジスタ５０．５１および抵抗８４．８
３と相俟って、トランジスタ７５のベースに温度補償電
圧を供給する。

トランジスタ７５のベースにおける基準電圧によって、
トランジスタ７５の導通を維持し、およびトランジスタ
７３のしゃ断を維持する。

これらの状態は演算増幅器３５の出力端子７４の電圧が
所定の正の大きさに達するまで続く。

演算増幅器の出力は直線的に上昇するので、最終的には
トランジスタ７３が導通しかつトランジスタ７５がしゃ
断する点に達する。

トランジスタ７３が導通すると、トランジスタ５７およ
び６１のベース電位は十分に降圧するので、これらトラ
ンジスタは非導通となる。

トランジスタ５７が非導通となると、トランジスタ５６
は再び導通し、固定電流源は演算増幅器３５の正の入力
端子４０と接続され、この増幅器の出力が直線ランプ関
数で降圧する。

このプロセスは、トランジスタ６７が導通状態にバイア
スされる限り、継続する。

位相ロックループ回路がロック状態となると、端子６８
の電圧は降圧し、トランジスタ６７はしゃ断し、このた
め全掃引回路２３は演算増幅器３５からの接地を解かれ
る。

掃引回路が演算増幅器から有効的に接続を解かれるので
、ループ位相検波器１１は伝達特性の中心に留まり、そ
の結果位相検波利得は一定となりかつループ帯域は位相
検波利得とは無関係とされる。

さらに、トランジスタ接合またはダイオードによる降圧
を利用して掃引の下側限界を検出し、さらに、トランジ
スタ５０゜５１を含む温度補償基準電圧発生器によって
掃弓の上側限界を設定するので、切替点は供給電圧、温
度およびこれと同様なものの変化に対して比較的安定で
ある。

次に第３Ｂ図につき説明する。

全体として２２で示すロック検波器は一対の入力端子９
０．９１を有し、これらを直角位相検波器２１の異なる
出力端子に接続する。

端子９０および９１を一対のｐ叩トランジスタ９２およ
び９３のベースに夫々接続する。

トランジスタ９２のエミッタをｎｐｎ トランジスタ９
５のコレクタに接続すると共に、抵抗９６を経て、正の
電圧端子４５に接続する。

トランジスタ９２のエミッタをダイオード９７を経てト
ランジスタ９３のエミッタに接続する。

トランジスタ９３のエミッタを叩ｎトランジスタ９８の
コレクタに接続する。

トランジスタ９２および９３のコレクタをほぼ等しい値
の抵抗１０１および１０２を経て夫々接地させる。

トランジスタ９２のコレクタをトランジスタ９８のベー
スに接続する。

トランジスタ９５のエミッタを抵抗１０３を経て叩ｎト
ランジスタ１０４のコレクタに接続しおよびトランジス
タ９８のエミッタを、抵抗１０３の値とほぼ等しい値の
抵抗１０５を経て、トランジスタ１０４のベースに接続
する。

トランジスタ１０４のエミッタを直接接地する。

またトランジスタ１０４のベースを叩ｎトランジスタ１
１０のベースおよびコレクタに接続する。

尚、エミッタは接地する。

ロック検波器２２の出力をトランジスタ１０４のコレク
タから得てこれを端子６８に導出させる。

この端子については掃引回路２３と関連させてすでに説
明した通りである。

ロック検波器２２が動作すると、トランジスタ９２．９
５は合成ｐ叩トランジスタを形威し、および、トランジ
スタ９３．９８は合成ｐｎｐ ｌ”ランジスタを形成す
る。

これら２つの合成トランジスタは本質的には差動増幅器
として接続されるので、唯一の合成トランジスタか一時
に導通することとなる。

ダイオード９７はオフセットを供給するので、端子９１
の電位か端子９０における電位よりもほぼ０．７ボルト
大であると、トランジスタ９３゜９８は導通する。

端子９０および９１の電位が０．７ボルトの差以内にあ
る場合には、位相ロックループ回路はアンロックされ、
トランジスタ９２および９５が導通している。

トランジスタ９３゜９８がしゃ断するのでトランジスタ
１０４および１１０はしゃ断しおよびトランジスタ９５
から掃引回路（第３Ａ図参照）のトランジスタ６７には
電流が流れて掃引回路がオンとなる。

位相ロックループ回路がロックされるか又は本質的にロ
ックされると、端子９０および９１間の電位差は約０．
７ボルト以上となり、トランジスタ９３および９８はオ
ンとなる。

トランジスタ９３および９８が導通すると、トランジス
タ１０４および１１０は導通し、掃引回路のトランジス
タ６７のベースは接地されるのでトランジスタ６７従っ
て掃引回路２３はオフとなる。

第３Ｂ図においては、第１図のランプ発生器およびゲー
ト駆動回路２５をランプ発生回路１２０とゲート駆動回
路１２１とに分離して示しである。

ランプ発生回路１２０においては、ｎｐｎトランジスタ
１２２のコレクタを抵抗１２３を経て正の電圧端子４５
に接続し、そのエミッタを出力端子１２４に接続してい
る。

この出力端子を第１図の自動レベル制御回路２８に接続
する。

トランジスタ１２２のベースを叩ｎトランジスタ１２４
のコレクタに接続すると共に抵抗１２５を経て正の電圧
端子４５に接続する。

トランジスタ１２４のベースを、第３Ａ図のトランジス
タ５３のコレクタに接続させた端子６９に接続する。

トランジスタ１２４のエミッタを叩ｎトランジスタ１２
６のベースに接続すると共に抵抗１２７を経て接地する
。

トランジスタ１２６のエミッタを直接接地すると共にコ
レクタｎｐｎトランジスタ１３０のベースに直接接続す
る。

トランジスタ１２６および１３０のコレクタおよびベー
スを夫々抵抗１３１を経てｎｐｒ１トランジスタ１３２
のエミッタに接続し、さらに、ダイオード１３３を経て
トランジスタ１３２のベースに接続する。

トランジスタ１３０のエミッタは直接接地すると共にコ
レクタをランプコンデンサ１３５（ＩＣ回路の外部に設
けている）を経て接地させる。

トランジスタ１３０のコレクタをｐ叩トランジスタ１３
６の一方のコレクタに接続する。

トランジスタ１３２のコレクタをベースに接続し、トラ
ンジスタ１３６の他方のコレクタおよびトランジスタ１
３２のベースを抵抗１３７を経て調整電圧供給端子４６
に接続する。

トランジスタ１３０および１３６の共通コレクタをｐｎ
ｐトランジスタのベースに接続し、そのコレクタをｐｎ
ｐ ｌ’ランジスタ１４１のベースに接続する。

トランジスタ１３６および１４１のエミッタを正の電圧
端子４５に直接接続する。

トランジスタ１４０のエミッタおよびトランジスタ１４
１のコレクタを一緒に接続すると共にゲート駆動回路１
２１のｎｐｎ）ランジスタ１４５のベースに接続する。

このベースをさらに抵抗１４６を経てそのエミッタに接
続する。

ゲート駆動回路１２１については詳細に説明しないが、
その理由はこの回路は端子１４７．１４８にＲＦアゲー
ト６用の出力を供給する一対の増幅器を含みその動作は
簡単であるからである。

次にランプ発生器１２０の動作につき説明する。

掃引回路２３（第３Ａ図参照）のトランジスタ５３．５
４および６７がオンとなると、端子６９の電位は降圧し
、トランジスタ１２４がオフとなる。

トランジスタ１２４がオフとなると、トランジスタ１２
６もオフとなり、トランジスタ１３０はオンとなってラ
ンプコンデンサ１３５を放電させる。

従って、ランプ電圧は発生しないでゲート駆動回路１２
１は駆動信号を受信しないためＲＦアゲート６をオンと
することができない。

さらに、トランジスタ１２２がオンとなり、自動レベル
制御回路２８の入力電位を電力増幅器２７（第１図参照
）をオフとするまで昇圧させる。

トランジスタ５３，５４および６７が導通を停止して掃
引回路２３をオフとすると、トランジスタ１２４はオン
となり、このためトランジスタ１２２がオフとなりおよ
びトランジスタ１２６がオンとなる。

トランジスタ１２６がオンとなると、トランジスタ１３
０はオフとなり、ランプコンデンサ１３５は抵抗１３７
、ダイオード１３３、トランジスタ１３２、抵抗１３１
およびトランジスタ１３６を以って形成した電流源を経
て、ゆっくりと充電を開始する。

ランプコンデンサ１３５が充電すると、このコンデンサ
はゲート駆動回路１２１に信号を徐々に供給してＲＦア
ゲート６をオンにする。

電力増幅器２７を、掃引回路２３がオフとなったときに
、トランジスタ１２２によってオンとするので、電力増
幅器２７はＲＦアゲート６に対して正規化インピーダン
スを十分な期間呈示する。

ランプコンデンサ１３５の充電により、ＲＦアゲート６
をゆっくりとオンとして、電圧制御発振器１３から見た
任意のＲＦインピーダンス変化を確実にゆっくりと行な
わせて位相ｗンクループ回路がロック状態を補償しかつ
維持させることができるようにする。

ループ回路が何らかの理由によりアンロックとなった場
合には、トランジスタ１２４゜１２６はオフとなり、ト
ランジスタ１３０がオンとなり、このため、コンデンサ
１３５は急速に放電してＲＦアゲート６をオフとする。

このように、上述の説明においては、ループ回路がロッ
ク状態にない場合に、ロックを検波し、誤ったロックを
回避しおよび掃引回路をオンとする手段を含む新規な構
成の位相ロックループ回路について説明した。

さらに、ループがその範囲を掃引している時、電力増幅
器をオフにししかもＲＦアゲートして信号をＤＣＯレベ
ルから減衰させる回路について説明した。

さらにこの回路は電力増幅器をオンとし、次いで安定化
させ、その後にＲＦアゲート徐々に閉じて電圧制御発振
器が過度に作動するのを防止しさらに突然に負荷が与え
られるのを防止する。

斯る負荷によって電圧制御発振器のロック状態から離脱
してしまうからである。

自動レベル制御回路２８を電力増幅器２７と共に図示し
たけれども、電力増幅器２７をゲート駆動回路２５を以
って直接作動させて自動レベル制御回路２８を省略する
ことができる。

図示の実施例では低域側注入技術を使用して基準発振器
の周波数を得る場合を示すが、高域側注入技術を含む他
の混合技術を使用することができる。

この場合、調波または副調波位相検波器を組合わせるこ
とができる。

さらに、第３Ａおよび３Ｂ図に示す実施例においては、
標準的な集積回路の表示法を用いたか、例えば、温度お
よび他の特性にマツチした任意の構成成分を破線で示す
如く接続させることができるし、さらに、図中、抵抗１
２示したＴの印は、これら抵抗が標準的なＩＣ技術によ
って形成されたピンチド抵抗であることを示す。

【図面の簡単な説明】

第１図は本発明を具体化した位相ロックループ回路伝送
システムを示すブロック図、第２図は第１図に示した伝
達システムの他の実施例を示すブロック図、第３Ａ図お
よび第３Ｂ図は第１図に示した伝送システムの構成部分
を示す回路図である。 １０・・・・・・基準発振器、１１・・・・・・ループ
位相検波器、１２・・・・・・低域通過フィルタ、１３
・・・・・・電圧制創見振器、１４・・・・・・ミクサ
、１５，１５′・・・・・・信号供給回路、２０・・・
・・・９０°移相器、２１・・・・・・直角位相検波器
、２２・・・・・・ロック（同期）検波器、２３・・・
・・・掃引信号発信器、２５・・・・・・ランプ発生器
およびゲート駆動回路、２６・・・・・・ＲＦアゲート
２７・・・・・・ＲＦ（電力）増幅器、２８・・・・・
・自動レベル制御回路、２９・・・・・・ＲＦ検波器、
３０・・・・・・アンテナ、３５・・・・・・演算増幅
器、３６・・・・・・出力端子、３９．４０・・・・・
・入力端子、５２，５３，５４゜６７・・・・・・固定
電流源を構成する素子。

Claims (1)

1. 【特許請求の範囲】 １ 所定の固定周波数を有する出力信号を発生する基準
   発振器１０、この基準発振器の出力信号を受信するよう
   に接続した第１入力端子、第２入力端子および出力端子
   を有するループ位相検波器１１、このループ位相検波器
   の出力に接続した一対の入力端子３９．４０および出力
   端子３６を有する演算増幅器３５を含む積分低域通過フ
   ィルタ１２、この積分低域通過フィルタの出力端子に接
   続させた演算周波数制御用制御入力端子および所定周波
   数の信号を有する出力端子を有する電圧制御発振器１３
   、この電圧制御発振器の出力端子に接続した第１入力端
   子、第２入力端子および前記ループ位相検波器の第２入
   力端子に接続させた出力端子を有するミクサ１４、およ
   びこのミクサの第２入力端子に接続されてこれに前呂電
   圧制御発振器から前記基準発振器の出力信号の周波数だ
   け離間した周波数を有する信号を供給する信号供給回路
   １５ 、１５’を含む位相ロックループを使用した伝送
   方式において、掃引信号発生回路２３を設け、この掃引
   信号発生回路には固定電流源５２゜５３．５４，６７を
   含ませ、これを位相ロックループのアンロック状態の期
   間中前記演算増幅器の前記入力端子の各々に接続させる
   と共にロック状態の期間中はその接続を解除させて、前
   記掃引信号発生回路を作動させたとき前記低域通過フィ
   ルタの出力端子にほぼ直線的なランプ電圧を発生させる
   ことを特徴とする位相ロックロープ回路。 ２、特許請求の範囲１記載の位相ロックループ回路にお
   いて、掃引信号発生回路は一対の入力端子３９．４０お
   よび出力端子３６を有する演算増幅器３５を含む積分低
   域通過フィルタ、前記演算増幅器の入力端子に接続され
   フリップフロップを経てこれに供給される実質的にステ
   ップ関数である入力信号を減少させる固定電流源５２，
   ５３゜５４．６７および入力端子を有しかつこの固定電
   流源と関連してその入力端子に供給される所定信号に応
   答してこの固定電流源を作動および不作動にするロク検
   波器２２を含むことを特徴とする位相ロックループ回路
   。 ３ 特許請求の範囲２記載の位相ロックループ回路にお
   いて、基準発振器の出力信号を直角検波器の第１入力端
   子に接続させ、第２入力端子を前記ミクサの出力端子に
   接続させおよび出力端子を有する９００移相器２０を含
   む直角位相検波器２１、入力端子をこの直角位相検波器
   の出力端子に接続させおよび出力端子を前記掃引信号発
   生回路に接続させてこの掃引信号発生回路を位相ロック
   ループ回路のアンロック状態の期間中作動させるロック
   検波器２２、前記電圧制御発振器の出力端子に接続され
   て、この電圧制御発振器からの信号を好適負荷に接続さ
   せるよう作動するゲート回路、および前記ロック検波器
   からロック状態表示を受けるように結合された入力端子
   を有しかつ前記ゲート回路に接続されて、前記ランプ発
   生器をして、前記ロックループ回路のロック状態が表示
   されたとき、前ゲート回路にこのゲート回路を徐々に作
   動させるランプ出力信号を供給せしめる出力端子を有す
   るランプ発生器を具えることを特徴とする位相ロックル
   ープ回路。 ４ 特許請求の範囲３記載の位相ロックループ回路にお
   いて、ゲート回路を経て電圧制御発振器に接続させた好
   適負荷は出力端子をアンテナ３０に結合させた電力増幅
   器２７を含み、該電力増幅器は作動入力端子をランプ発
   生器に結合させて前記ゲート回路にランプ出力信号を供
   給するに先立って前記電力増幅器を作動させることを特
   徴とする位相ロックループ回路。 ５ 特許請求の範囲３記載の位相ロックループ回路にお
   いて、信号供給回路は入力端子を基準発振器の出力端子
   に接続させかつ出力端子をミクサ接続させた乗算回路１
   ５を含むことを特徴とする位相ロックループ回路。 ６ 特許請求の範囲３記載の位相ロックループ回路にお
   いて、信号供給回路は可変周波数出力端子を具える信号
   源１５′を含むことを特徴とする位相ロックループ回路
   。