JPS585128U - エンコ−ド回路 - Google Patents

エンコ−ド回路

Info

Publication number
JPS585128U
JPS585128U JP9690381U JP9690381U JPS585128U JP S585128 U JPS585128 U JP S585128U JP 9690381 U JP9690381 U JP 9690381U JP 9690381 U JP9690381 U JP 9690381U JP S585128 U JPS585128 U JP S585128U
Authority
JP
Japan
Prior art keywords
bit
data
output
memory
memories
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9690381U
Other languages
English (en)
Inventor
潤一郎 山田
小島　知
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東芝 filed Critical 株式会社東芝
Priority to JP9690381U priority Critical patent/JPS585128U/ja
Publication of JPS585128U publication Critical patent/JPS585128U/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図はメモリの一例を説明するための図、第２図は本
考案の一実施例の構成を示すブロック図である。 １．２・・・・・・第１、第２のメモリ、３．４・・・
・・・インバータ、５，６・・・・・・プルアッフ抵抗
。 補正　昭５６．　７．３０ 実用新案登録請求の範囲、図面の簡単な説明を次のよう
に補正する。 Ｏ実用新案登録請求の範囲 複数の入力信号線のうち１つが「１」その他が「０」と
なったときに「１」となった信号線に対応する複数ビッ
トの２進符号を出力するエンコード回路において、前記
２進符号のビット数＋１ビット以上のビット数のデータ
を複数個記憶する記憶能力を有し記憶データを個別に読
み出すためのアドレスデータが各ビットのうち１ビツト
のみが「１」その他のビットがすべて「０」であるアド
レスにのみそれぞれ予定の前記２進符号に１ビツトの予
め定めた値の制御ビットを付加したエンコードデータを
記憶せしめ、その他のアドレスには少なくとも前記制御
ビットについて前記エンコードデータとは値の異なるデ
ータを記憶せしめた複数個のメモリを用い、前記複数の
入力信号線からの入力を前記メモリのアドレス入力端に
それぞれ予定のごとく入力せしめ前記各メモリのデータ
出力端の前記２進符号出力端を互に並列に結合して外部
出力として導出するとともに前記各メモリの前記制御ビ
ット出力端の出力番他のメモリの出力制御入力端に与え
当該メモリのデータ出力を阻止させる構成としたことを
特徴とするエンコード回路。 図面の簡単な説明 第１図はメモリの一例を説明するための図、第２図は本
考案の一実施例の構成を示すブロック図である。 １．２・・・・・・第１、第２のメモリ、３．４・・・
・・・インバータ、５，６・・・・・・プルアップ抵抗
。

Claims (1)

    【実用新案登録請求の範囲】
  1. 複数の入力信号線のうち１つが「１」その他が「０」と
    なったときに「１」となった信号線に対応する複数ビッ
    トの２進符号を出力するエンコード回路において、前記
    ２進符号のビット数＋１ビット以上のビット数のデータ
    を複数個記憶する信憶能力を有し信憶データを個別に読
    み出すためのアドレスデータが各ビットのうち１ビツト
    のみが「１」その他のビットがすべて「０」であるアド
    レスにのみそれぞれ予定の前記２進符号に１ビツトの予
    め定めた値の制御ビットを付加したエンコードデータを
    記憶せしめ、その他のアドレスには少な（とも前記制御
    ビットについて前記エンコードデータとは値の異なるデ
    ータを記憶せしめた複数個のメモリを用い、前記複数の
    入力信号線からの入力を前記メモリのアドレス入力端に
    それぞれ予定のごとく入力せしめ前記各メモリのデータ
    出力端の前記２進符号出力端を互に並列に結合して外部
    出力として導出するとともに前記各メモリの前記制御ビ
    ット出力端の出力を他のメモリの出力制御入力端に与え
    当該メモリのデータ出力を阻止させる構成としたことを
    特徴とするエンコード回路。
JP9690381U 1981-06-30 1981-06-30 エンコ−ド回路 Pending JPS585128U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9690381U JPS585128U (ja) 1981-06-30 1981-06-30 エンコ−ド回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9690381U JPS585128U (ja) 1981-06-30 1981-06-30 エンコ−ド回路

Publications (1)

Publication Number Publication Date
JPS585128U true JPS585128U (ja) 1983-01-13

Family

ID=29891729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9690381U Pending JPS585128U (ja) 1981-06-30 1981-06-30 エンコ−ド回路

Country Status (1)

Country Link
JP (1) JPS585128U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6466423A (en) * 1987-08-22 1989-03-13 Daimler Benz Ag Crank device for v type internal combustion engine
JPH0368611U (ja) * 1989-11-07 1991-07-05

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6466423A (en) * 1987-08-22 1989-03-13 Daimler Benz Ag Crank device for v type internal combustion engine
JPH0368611U (ja) * 1989-11-07 1991-07-05

Similar Documents

Publication Publication Date Title
US5287305A (en) Memory device including two-valued/n-valued conversion unit
US4103823A (en) Parity checking scheme for detecting word line failure in multiple byte arrays
KR970071302A (ko) 프로세서로부터의 프로그램가능한 판독/기록 억세스 신호 및 이 신호의 형성 방법
EP0217479A2 (en) Information processing unit
JPS585128U (ja) エンコ−ド回路
EP0387888A2 (en) Microprocessor system having an extended address space
US4090190A (en) Read only memory
US4745581A (en) LSI system of a structure requiring no additional address signals to incorporate additional status registers into the system
JPH05174584A (ja) データ記憶装置
JPS61235969A (ja) メモリ装置
SU1126957A1 (ru) Устройство дл обработки прерываний
JPS5758280A (en) Method for making memory address
US3883857A (en) Digit regeneration in two-out-of-five format code systems
SU1564633A1 (ru) Устройство адресации оперативной пам ти
JP3166193B2 (ja) 半導体集積回路
JPH0564361B2 (ja)
JP2842094B2 (ja) ハフマン復号回路
JPH01236389A (ja) メモリーカード
JPS5958698A (ja) 半導体集積記憶装置
JPS5882351A (ja) メモリ装置
JPH05289938A (ja) メモリアクセス装置
JPS6037049A (ja) パリテイ回路
JPS6182252A (ja) メモリ
JPH03126143A (ja) 中央処理装置の周辺回路
JPS6221142B2 (ja)