JPS5850050A - 異常処理方式 - Google Patents
異常処理方式Info
- Publication number
- JPS5850050A JPS5850050A JP56148091A JP14809181A JPS5850050A JP S5850050 A JPS5850050 A JP S5850050A JP 56148091 A JP56148091 A JP 56148091A JP 14809181 A JP14809181 A JP 14809181A JP S5850050 A JPS5850050 A JP S5850050A
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- circuit
- processing
- processing device
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は異常処理方式に係り、特に複数の処理装置の中
の現用処理装置が異常状態を発生し九場合力換え旋用す
る異常処理方式の改良に関する。
の現用処理装置が異常状態を発生し九場合力換え旋用す
る異常処理方式の改良に関する。
処理装置と入出力装置とが接続され入出力装置によ口情
報を入出力して処理装置を駆動し情報の授受を行うシス
テムにおいて、何らかの理由により処理装置に異常が発
生した場合に別の処理装置に入出力装置を切換え接続を
行い業務処理を遂行す墨方決が現在用いられている。こ
れは処理装置に発生した異常信号により切換え動作を行
う異常処理回路が作動することにより行われるのである
。
報を入出力して処理装置を駆動し情報の授受を行うシス
テムにおいて、何らかの理由により処理装置に異常が発
生した場合に別の処理装置に入出力装置を切換え接続を
行い業務処理を遂行す墨方決が現在用いられている。こ
れは処理装置に発生した異常信号により切換え動作を行
う異常処理回路が作動することにより行われるのである
。
従来の方式を第１図に示す。処理装置ｌに異常が発生す
ると異常信号が異常処理回路２を作動しスイッチ２−１
を切換えて入出力装置３と処理装置４を接続する。勿論
異常処理回路２に問題がなければ前記異常信号により所
要の切換えが行われるが異常信号が発生した場合にこの
異常処理回路に障害があれば切換えが行われずに現用シ
ステムがそのｔｔ使用されＶステふ・ダウンと認識され
るという欠点があった。
ると異常信号が異常処理回路２を作動しスイッチ２−１
を切換えて入出力装置３と処理装置４を接続する。勿論
異常処理回路２に問題がなければ前記異常信号により所
要の切換えが行われるが異常信号が発生した場合にこの
異常処理回路に障害があれば切換えが行われずに現用シ
ステムがそのｔｔ使用されＶステふ・ダウンと認識され
るという欠点があった。
本発明は以上の欠点に蟻みなされたものにして、本発明
は現用システム運用中に異常処理回路の前作を確諷し異
常処理回路障害によるＶｙ−テム・ダウンを防止する異
常処理方式を提供することを目的とするものである。本
発明を略説すると、本発明は異常処理回路にパト田−μ
４１＆能を備え、現用システム運用中に異常処理回路の
前作を確−するようにし九ことを特徴とするものである
。
は現用システム運用中に異常処理回路の前作を確諷し異
常処理回路障害によるＶｙ−テム・ダウンを防止する異
常処理方式を提供することを目的とするものである。本
発明を略説すると、本発明は異常処理回路にパト田−μ
４１＆能を備え、現用システム運用中に異常処理回路の
前作を確−するようにし九ことを特徴とするものである
。
以下図を用いて本発明を実施するのＫｑ壜しい具体例に
ついて詳細に説明する。ｇＪ２図は本発明の異常地理方
式を示す要部ブロック図であゆ、第１図′と同−箇所鉱
同符号を用いる。５は異常処理回路であり、異常処理回
路５はオア回路５−１とスイッチ制御回路５−２とスイ
ッチ５−３．５−４とで構成されている。オア回路５−
ＩＫ処理装置ｌの異常信号Ｓ１とパトロール信号Ｓ２と
が入力され、更に各この信号Ｓ１、Ｓ２は分岐されスイ
ッチ制御回路５−２に入力される。オア回路５−１の出
力及び異常信号Ｓ１とパトロール信号５３とがスイッチ
制御回路５−２に入力される。スイッチ制御回路５−２
はそれぞれの接点５−３．５７４の切換え動作を行う。
ついて詳細に説明する。ｇＪ２図は本発明の異常地理方
式を示す要部ブロック図であゆ、第１図′と同−箇所鉱
同符号を用いる。５は異常処理回路であり、異常処理回
路５はオア回路５−１とスイッチ制御回路５−２とスイ
ッチ５−３．５−４とで構成されている。オア回路５−
ＩＫ処理装置ｌの異常信号Ｓ１とパトロール信号Ｓ２と
が入力され、更に各この信号Ｓ１、Ｓ２は分岐されスイ
ッチ制御回路５−２に入力される。オア回路５−１の出
力及び異常信号Ｓ１とパトロール信号５３とがスイッチ
制御回路５−２に入力される。スイッチ制御回路５−２
はそれぞれの接点５−３．５７４の切換え動作を行う。
更に接点５−３及び５−４は通常時ＡＩＩＩＫ接続され
ている。スイッチ制御回路５−２はアンド回路５−５と
５−６及び接点駆動回路５−７と５−８を内蔵している
。以上の構成の動作について説明する・４埋装置ｌが接
点５−３を介し入出力装置３と接続され運用されている
ときにパトロール信号ｓ２を印加するとオア回路Ｓ−１
を介した信号とパトロール信号Ｓｔがアンド回路５−６
に印加され出力し接点駆動回路５−８を駆動し接点５−
４はＢ＠に接続され処理装置４が接点５−４のＢを介し
Ｃ端子に接続される。従ってＣ鳴子側にて接続の完了し
たことを確認出来ることとなる。即ちこの確認は処理装
置４が接続され九ことは勿論、異常処理回路５が正常に
動作していることも確認しまいることとなる。
ている。スイッチ制御回路５−２はアンド回路５−５と
５−６及び接点駆動回路５−７と５−８を内蔵している
。以上の構成の動作について説明する・４埋装置ｌが接
点５−３を介し入出力装置３と接続され運用されている
ときにパトロール信号ｓ２を印加するとオア回路Ｓ−１
を介した信号とパトロール信号Ｓｔがアンド回路５−６
に印加され出力し接点駆動回路５−８を駆動し接点５−
４はＢ＠に接続され処理装置４が接点５−４のＢを介し
Ｃ端子に接続される。従ってＣ鳴子側にて接続の完了し
たことを確認出来ることとなる。即ちこの確認は処理装
置４が接続され九ことは勿論、異常処理回路５が正常に
動作していることも確認しまいることとなる。
処理装置ｌ側にて異層が発生すると異常処理回路Ｓが前
記説明したと同じように動作を行い接点ト３をＢ側に切
換える。従って入出力装置３は処理装置４と接続される
こととなる。尚、オア回路５−１とアンド回路５−５と
５−６とは異常信号Ｓ１及びパトロール信号Ｓ２以外の
信号で接点５−λ５−４の切換えを防止する役目を果す
。通常運用中にパトロール信号Ｓ２を印加しておけば常
に切換系の確菖が行われることとなる。以上の説明は通
常運用を処理装置１として説明したが回路を変更すれば
通常運用を処理装置４として寅用しても何ら支障される
ことのないのは勿論である。
記説明したと同じように動作を行い接点ト３をＢ側に切
換える。従って入出力装置３は処理装置４と接続される
こととなる。尚、オア回路５−１とアンド回路５−５と
５−６とは異常信号Ｓ１及びパトロール信号Ｓ２以外の
信号で接点５−λ５−４の切換えを防止する役目を果す
。通常運用中にパトロール信号Ｓ２を印加しておけば常
に切換系の確菖が行われることとなる。以上の説明は通
常運用を処理装置１として説明したが回路を変更すれば
通常運用を処理装置４として寅用しても何ら支障される
ことのないのは勿論である。
ツム連用中に異常処理回路の前作を確認し、異常処理回
路の障害によるＶステム・ダウンを防止する。異材処理
方式となり、本発明を電子計算機Ｖステムに適用すれば
電子計算機運用上の障害減少上きわめて利点の多いもの
となる。
路の障害によるＶステム・ダウンを防止する。異材処理
方式となり、本発明を電子計算機Ｖステムに適用すれば
電子計算機運用上の障害減少上きわめて利点の多いもの
となる。
第１図は従来の方式を示すブロック図、第２図は本発明
の異常処理方式を示す要部ブロック図である。 図において、ｌと４は処理装置、２と５は異常処理回路
、３は入出力装置を示す。 第１図 第２４
の異常処理方式を示す要部ブロック図である。 図において、ｌと４は処理装置、２と５は異常処理回路
、３は入出力装置を示す。 第１図 第２４
Claims (1)
- 複数の処理装置のそれぞれと入出力装置とが切換え接続
されるシステムの運用中の該処理装置に異層状−が発生
したる際他の処理装置に切換え動作を行う異常処理回路
による異常処理方式において、該異常処理回路にバトロ
ー／Ｉ’機能を備え、現用システム運用中に前記パトロ
ーｆｉ／機能により該異常処理回路の動作をａＩ認する
ようにしたことを装置とする異常処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56148091A JPS5850050A (ja) | 1981-09-18 | 1981-09-18 | 異常処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56148091A JPS5850050A (ja) | 1981-09-18 | 1981-09-18 | 異常処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5850050A true JPS5850050A (ja) | 1983-03-24 |
| JPS623465B2 JPS623465B2 (ja) | 1987-01-24 |
Family
ID=15445031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56148091A Granted JPS5850050A (ja) | 1981-09-18 | 1981-09-18 | 異常処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5850050A (ja) |
-
1981
- 1981-09-18 JP JP56148091A patent/JPS5850050A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS623465B2 (ja) | 1987-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5850050A (ja) | 異常処理方式 | |
| US5268593A (en) | Switching power source circuit | |
| JPH0756991B2 (ja) | バックアップ切替え方法 | |
| JP2693752B2 (ja) | データ伝送方式 | |
| JPS63269234A (ja) | 系統切替装置 | |
| KR200183008Y1 (ko) | 근거리 정보 통신망 시스템의 통신망 자동복구장치 | |
| JP2786050B2 (ja) | 音声蓄積モジュールの冗長構成方式 | |
| JPH05158725A (ja) | 切替装置 | |
| JPS61239334A (ja) | 情報処理装置 | |
| JPH0272748A (ja) | オンラインデータ伝送システム | |
| JPS6125224A (ja) | 電力供給制御装置 | |
| KR0135500B1 (ko) | 전자교환기용 링발생기의 부하분산시스템 | |
| JPH01147761A (ja) | 情報処理システムの構成切替制御方式 | |
| JPH0467233A (ja) | 切替装置 | |
| JPH0228930B2 (ja) | ||
| JPS61224757A (ja) | 通信制御装置切換制御方式 | |
| JPH0477161A (ja) | Ｐｃｍ端局装置 | |
| JPS63248255A (ja) | オンラインデ−タ伝送システム | |
| JPH0454736A (ja) | 高出力増幅器のマトリツクス冗長システム | |
| JPH02109144A (ja) | 伝送ライン切り換え装置 | |
| JPH0546503A (ja) | 切替装置 | |
| JPH04808A (ja) | 高出力増幅器のマトリツクス冗長システム | |
| JPS61194939A (ja) | 通信制御装置 | |
| JPH0194743A (ja) | 切替制御方式 | |
| JPH02130060A (ja) | 中継回線制御回路の切換え制御方式 |