JPS58500360A - 非晶質半導体の方法及び装置 - Google Patents

非晶質半導体の方法及び装置

Info

Publication number
JPS58500360A
JPS58500360A JP57501373A JP50137382A JPS58500360A JP S58500360 A JPS58500360 A JP S58500360A JP 57501373 A JP57501373 A JP 57501373A JP 50137382 A JP50137382 A JP 50137382A JP S58500360 A JPS58500360 A JP S58500360A
Authority
JP
Japan
Prior art keywords
layer
doped
manufacturing
substrate
translucent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57501373A
Other languages
English (en)
Inventor
マツクダイアミツド・アラン・ジ−
キス・ゾルタン・ジエ−
Original Assignee
クロ−ナ−・コ−ポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クロ−ナ−・コ−ポレイション filed Critical クロ−ナ−・コ−ポレイション
Publication of JPS58500360A publication Critical patent/JPS58500360A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00Silicon; Compounds thereof
    • C01B33/02Silicon
    • C01B33/021Preparation
    • C01B33/027Preparation by decomposition or reduction of gaseous or vaporised silicon compounds other than silica or silica-containing material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02425Conductive materials, e.g. metallic silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Photovoltaic Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 非晶質半導体の方法及び装置 発明の背景 この発明は、非晶質半導体、とりわけ、半導体装置に使用されるものの製造に関 するものである。これは、1981年6月11日に提出した、米国出願第242 .707号の一部継続出願である。
非晶質半導体は、広範な装置にとって有用である。例えば、メモリー、電界効果 ・薄膜装置、ディスプレイや発光デバイスがそれである。
非晶質半導体は、放射に当てた時電圧を起したり、電気的なエネルギーを与えら 扛たとき放射を起こすところの光起電力装置にとって特に有用である。残念なが ら、光電力装置は、現在では、従来の電気エネルギー源と競争にならない。これ までのところ、その主な理由は、それに適した半導体材料の製造原価にある。先 ず、比較的に厚い単結晶で高価な材料が必要であった。最近では、適切な光電感 度を持つ非晶質材料が、気体雰囲気中のグロー放電により作られている。
グロー放電により水素化したシリコンの形にした非晶質材料は、特に適している ことが、これまでに判っている。その例は、米国特許4,064,521号、4 .142,195号、4,163,677号、4,196,458号、4、.2 00,473号及び4,162,505号に見られる。
非晶質シリコンのグロー放電製造法は、単結晶材料の二2 製造に比べ、原価は低□いが1、原)価という7点で、は、こ・の皺術を広く一 般的に採1用すること、に、は1、て依撚乏して限界がある。
より安い原価の材料を提供しよう、とし7たこれまでの試みの一つに、モノシラ ン(S x H4)の熱分解による非晶質シリコンの製造がある。
モノシランを用いるこれまでの技術としては、この他、ス・ξツタリング及び真 空蒸着によるものがある。
残念ながら、モノシランの熱分解、或いは、一般に「気相成長(CVD)Jとし て知られている方法によって製造した非晶質シリコンは、これまでのところ、光 起電力な℃・し光導電力に限界がある。これは、材料の中の欠陥密度であると、 これまで見られている。
同様K、モノシランのスパッタリングと真空蒸着によって作った非晶質シリコン は、グロー放電による材料から得られるよりも小さな光反応を示すというのがこ れまでの状態である。
その他にも、例えば、米国特許3,120,451号や4.125,643号に 説明されているように、様々なフルオロ・シランから非晶質シリコンを製造する 試みがなされてきている。この場合にも、生成した材料の光反応性は、グロー放 電で作った水素化した非晶質シリコンのものと、これまでのところ似たりよった りであるが、その加工原価がやはり相当なものである。
非晶質シリコンの今一つの製作方法として、シランを、牝[1−−To、r:r より低い圧力に保つ必要のある高真空反応f4ひ中−で1、比較的高い温度(1 ,400から1.60DC)−で7分“解するというものがある。そこで発生す る気体の流れ赤5、米国特許4,237,150号と4..237.151号で 述べられているように、それより低い温度に保たれた基板の上へ向けられる。こ の技術は、やっかいであり、高温と高真空の使用が必要であるが、もたらされる 膜の光電導性は低い部類である(10−7(Ω−cm)−’以下)そこで、本発 明の1つの目的は、適当なる光反応性を備えた半導体材料の能率的かつ原価の安 い製造を達成することである。これに関係する目的の1つは、適当なる光起電力 装置と光検出装置を達成することである。
本発明の今一つの目的は、適当なる光電感度を持つ半導体材料を、単結晶材料の 場合よりも、安い原価で、かつより簡単に製造する方法をもたらすことにある。
本発明の更に今一つの目的は、グロー放電やスパッタリング、真空蒸着法よりも 、安い原価で、かつより簡単に、非晶質シリコン材料を得ることである。
発明の概要 上記及びその関連する目的を達成するため、本発明は、約500C以下の成る温 度で1またすそれ以上の気相ポリ半導性物質(polysemiconduct ane )の熱分解により、適当なる光電感度を儒えた非晶質半導体を作る方法 を提出する。この方法は、従来のシランやフルオロシラン熱分解技術が、著しく 低い光電導性と、光起電力性におい4 て劣る結果をもたらしたという点で、それらとは異なる。
この方法は、バッチ処理とは異なり、連続処理が可能であり、ダロー放電や、ス パッタリング、真空蒸着による単結晶や、非晶質シリコンの製造に伴う費用の掛 かる複雑な装置はなくて済む。
本発明の1つの側面によると、分解は、約600cから約500Cの範囲内の成 る温度で発生し、それは、35DCから45DCの範囲にあることが望ましい。
本発明の今一つの側面によると、分解は、ホリシランの分圧が約1気圧より低く 、水銀約1ミクロン以上の所で発生し、それは、i Torr 以上であること が望ましい。
その圧力は、熱分解中の粒子の気相核生成を抑えるようにするため、約1Tor r から約1Q Torr の範囲内であることが望ましく・。
本発明の更に1つの側面によると、そのポリ半導性物質は、ジ半導性物質(di semiconductane )からヘキサ半導性物質まで(これを含む)に 属するもの、即ち、公式Sc H・・・・但し、l’−3cJは、シリコンやゲ ルマn 2n+2 ニウムのような半導体であり、nの範囲は2から6まで・・・・によって表わさ れるものから選ばれる。それらのポリ半導性物質は、ケイ化マグネシウム(Mg Si)のような、半導性塩を、リン酸(H3PO4)や、強い硫酸液(H2SO 4)。
フッ化水素(HF)、塩酸(HCJ)のような液体の酸で反応生成して得るのが 望ましい。ジ半導性物質より高次の半導性物質は、複トラップ蒸留(multi ple trapdistillation ) によって分離される。
より純度の高いジシランを望むときは、一旦捕えたジシランを、複数のトラップ によって蒸留分をとるか、低温によるか、低温の分別によるか、或(・は、ガス クロマトグラフ等の別の方法によって、更に純化することができる。
また、ポリ半導性物質は、6塩化ジ7リコン(disilicon hexac hloride)のような、半導体のハロゲン化物を、リチウムとアルミニウム の水素化物のような水素化物で還元することによっても作れる。
本発明の更に今一つの側面によると、気相の中には、担体として成る不活性気体 が含まれる。その不活性気体担体として適当なものは、アルゴン、ヘリウム、水 素である。
気相材料は、加熱された基板上で、有利に分解し、その分解温度は、基板のそれ である。
本発明の更に今一つの側面によると、非晶質半導体デバイスは、1またはそれ以 上の気相ポリ半導性物質の熱分解を通して成る物体を形成し、その物体に接点を 与えることによって作られる。その物体は、希望する電導性の型に従ったド−パ ントを含めることができる1またはそれ以上の別々の層として、基板の上に形成 するのが望ましい。境界面を形成する全域のような補助層や、無反射層を入れる こともできる。
図明の説明 本発明のその他の側面は、数個の実施態様例を、下記の図面と併せて考察するこ とにより明らかになるであろう。図面の内、 第1図Aは、本発明に従った、非晶質半導体の製作方法の流れ図である。
第1図Bは、非晶質シリコンの製作方法を示す第1図Aの流れ図の応用例である 。
第2図Aは、適当なる半導性物質製造のための1配置例の略図である。
第2図Bは、本発明に従った、非晶質半導体製作用の反応室の1例の略図である 。
第2図Gは、本発明に従って製造した膜と、その他の技術によって製造したもの との相対量子効率の違いの例を、波長に対してとったグラフである。
第6図は、本発明に従って製作した光検出器と、その関連回路の略図である。
第4図は、本発明によるヘテロ接合型半導体の略図である。
第5図は、本発明に従って製作したショットキ・バリアー光起電力デバイスの断 面図である。
第6図は、本発明に従って製作したP−I−N型光起電カブノミイスの断面図で ある。
第7図は、本発明に従って製作したP−N型光起電カブ、6イスの断面図である 。
第8図は、本発明に従って製作した今一つのへテロ接合型光起電力デバイスの断 面図である。
方法の詳細な説明 図面を参照しながら説明すると、第1図Aは、この発明の一般的な実施方法の流 れ図10OAを示しており、第1図Bは、この発明に従い特別な性質を備える非 晶質シリコンを作るという特定分野についての流れ図100Bである。
この発明の実施用として選ばれる半導性物質は、周期律表の第■群から選ばれる 、従って、ゲルマニウムとすすが含まれ得る、また周期律表の第VI群から選ば れる、従って、セレンとテルルが含まれ得る。後に記すように、特に適している 半導体はシリコンである。
ホリ半導性物質が用意されると、それらは、工程ブロック102Aに示した反応 室へ導入される。、d IJ半導性物質は、このチャンバー内にある間、工程ブ ロック106Aに示したように、熱分解を受ける。熱分解には、気体状の材料に 対して、その材料を、希望する基板の表面で非晶質半導体に変えるような配慮の もとに、成る適当な温度で熱の作用を与えることが伴う。
こ\で注目されるのは、従来、技術に比べ、熱分解により生じたホIJ半導性物 質は、モノ半導性物質による非晶質半導体の製造に共通に見られる水素欠陥特性 を示さないという点である。その結果、生成された製品を、イオン注入や強力な ト9−ピンクに付す必要はない。
とりわけ、この発明は、図1Bの流れ図100Bに従8 う非晶質シリコンの製造に適している。この処理では、パリ半導性物質は、工程 ブロック101Bの通り、ボリンランの形をとる。出来あがったポリシランは、 工程ブロック102Bに従って、反応室へと導がれる。このチャンバー内にある 間、ポリシランは、工程ブロック103Bの通り、加熱作用受ける。これにより 、それらに分解が起って非晶質シリコンとなる。この材料は、モノシランの分解 に必要な温度より相当に低い所で、制御された均質な条件下で作られる。
加えて、ポリシランの分解から生じた非晶質シリコン製品は、水素欠陥を補うた めの後処理を必要としない。
第1図Aの流れ図に従って作る半導体の場合と同様、第1図Bに従って製造した 非晶質半導体も、広範な色々の半導体デバイスにとって一般的に有用である。
一般的な場合、この発明に従って製造される非晶質半導体は、広範な半導体でデ バイス分野において、他の方法で製造された半導体装置換えることができる。そ れは、光起電力や光導電効果、整流の半導体デバイスについて特に云えることで ある。
ポリシランの場合、使えるものに、ジシラン、トリシラン、テトラシラン、バン クシラン及びヘクサシランがある。このグループの異性体も適当である。この種 類の内の有用なものを決めるに当っての制約条件は、希望する反応に入った時の 各ポリシランの安定性である。ポリ7ランの次数が高(なるにつれ、全体的な安 定性が低下9HFi’458−’500360(5)するが、このことは、通常 、操作条件を適切にすることKよって補うことができる。
熱分解されるポリシランは、複数のポリシラ/の混合の形をとることもでき、単 一のポリシランとして供給することもできる。更に、少くとも1種のポリ7ラン が存在する限り、その混合気には、モノシランを含んでいてもよい。その場合に は、気相の分圧を低下さす効果があるので、それに応じて、操作条件を調節する 必要がある。
更に、混合気には、ド−パント及び担体不活性気体を含めることができる。
適当な操作圧力は、約1気圧であるが、約1Torr位までの低い圧力を用いる こともできる。圧力は、1Torr位から100 Torr 位までの範囲内が 望ましい。
ヘキサシランを超えるような、非常に高次のシランは、常温においては無視され るような蒸気圧にしかならないので、標準的な温度と圧力で希望通りの非晶質シ リコン膜を製造しようとしても、効果は、はとんど無い。
しかしながら、高次のシランを加熱して、例えlフ、水銀1ミリメートルより上 という相当な蒸気圧を作れば、それらも、高品質の非晶質シリコン膜をもたらす ことができる。
この発明に従って非晶質半導体を作るための配置例を、第2図Aと第2図Bに示 す。この配置は、2つの部分、即ち、適切なる半導性物質を作るための210と 、その半導性物質を、希望する非晶質半導体に変えるための0 250という部分に分かれる。
その配置210は、熱分解による非晶質シリコンの製造用に特別に採用されてい るものであるが、その他の非晶質半導体の製造用に相応な改造の出来ることも理 解されるであろう。配置210には、反応室211、酸供給源212、ケイ化物 供給源216及び一連のトラップ214と215が含まれる。
例として示した変換部250の中では、選定したポリ7ランを含む複数の反応物 質が、筒状261の反応室260に加えられる。反応室260は、例として示し たように、基板262を含み、その基板上に非晶質シリコンが蒸着される。チャ ンバー261は、基板262を汚さな(・ような材料で作られて(・る。これに 適した材料として、石英、ガラス、ステンレス鋼がある。
第2図に示した反応室261には、入口266と出口264がある。この入口は 、選択したポリシランまたは、モノシラン−ポリシランの混合気が、制御弁25 1を通って入る所であり、この弁は、混合気体に、供給源252と255から1 またはそれ以上のドーパント・ガスを以って補充するようになっている。入口2 63の下側には、基板262のホルダー266用の支持256がある。例として 示した基板ホルダー266は、1種のカートリッジ・ヒーターであり、七ラミッ ク巻芯とセラミック・バインダーの間に、抵抗要素266rが巻かれている。後 者は、ホルダーに沿って支持物体まで延びている適当な配線によりエネルギーを 受ける。そのセラミックの芯は、矢印Gで表わされた流入気体からステンレス鋼 のケースにより隔てられている。チャンバー261には、内部圧力を示すための マノメーター270が付いている。
基板262の温度は、ヒーター266rの配線に入っている計器(見えない)に よって監視される。基板262の代表的なものは、ガラスである。
希望通りの非晶質シリコン蒸着を行うため、混合気体Gは、基板の上を通り、真 空7Pンプ(図には現われていない)の力により出口264の方向へ引かれる。
基板262は、約65DCから約5000の範囲内の成る温度で操作され、その 結果、気体流Gの少くとも一部は、熱分解される。その分解成分は、点線の矢印 Bで示している。混合気体の残りの部分は、排出気体Eとして、出口264から 引き出される。
上に述べた動的方式に替えて、静的蒸着方式を用いることもできる。静的蒸着で は、半導性特質は、1個の弁を通じて、真空状態になった反応室に導入される。
次いで、排出弁と大口弁を閉ると、チャンバ内に、特定容積の混合気体が閉込め られることになる。
更K、蒸着される非晶質シリコンの電気的性質は、供給源252と255から出 るドーパント・ガスの性質に従って支配される。P型のド−ピングのためには、 ド−パント・ガス252は、B2H6やB1oH14等々と云った成る硼化水素 とすることができ、一方で、n型ド−ビン12 グのド−・ξント・ガス255は、PH3やP2H4のような成るリン化水素で ある。また別な方法として、反応物質の中へ、硼化マグネシウムかリン化マグネ シウムまたはその双方を加えることにより、希望する水素化物トゝ−パントを、 混合気体の中で形成することもできる。その能様々なド−パントの内のどれかソ 使用できるということは、うなずけるであろう。場合によっては、同じド−パン ト・ガスを、供給源252と256のような2つ以上の独立の供給源から、選択 的に加えるのが望ましいこともある。
チャンバー261にひyが入った時に、反応物質の自然発火を抑える目的から、 混合気体の主成分は、不活性気体の担体とするのが望ましく、注目すべき事項で ある。
図2の基板262は、経済的な理由からガラスが選ばれたが、金属基板、(特に 鋼)を用いることもできる。
非晶質ゲルマニウムの蒸着には、′)ゲルマン(Ge2H6)を用いることがで き、その蒸着は、150Cから22DCの範囲内の成る温度で行われた。ジゲル マンの代りとして、モノゲルマン(G e Ha )を使うこともできるが、蒸 着速度が、ジゲルマンに比べや\低い。その他にも、トリゲルマン(Ge3H8 )などの高次ゲルマンを用いることもできる。
この発明の実施方法につ〜・ては、更に、表1に掲げた諸点があり、この表では 、それらを、今までの説明通り気体が高次のシランであるとして、非限定的な幾 つかの例にまとめて示す。
〉 ○ 4 装置の詳細な説明 本発明に従って製造される非晶質半導体は、広い範囲の色々な半導体デバイスの 形成に使用できる。この発明によって製造された非晶質シリコン膜は、普通のグ ロー放電や高真空で蒸着した膜とは異なるという点に注目することが大切である 。この発明に従った膜は、イオン損傷を受けない。
この発明による膜と従来技術によるものの特性の差を示す1例として、第2図C は、典型的なグロー放電膜と、この発明に従った膜のスRクトル反応を比較して いる。
第2図Cの曲線は、光起電力の相対量子効率を、励起放射の波長に対してプロッ トしたものである。
第2図Cから明らかなように、グロー放電膜に比べ、この発明によって製造した 非晶質シリコン膜のス投りトル反応は、相対量子効率が高く、かつ、波長範囲の 広が更に、高真空蒸着膜に比べ、この発明によるものは、著しく高い光電導性、 例えば、センナメートル当り1(lr6から10− ’ ohms’(ohms −cm−′1)を達成するが、米国特許4.237,150及び4,237,1 51の高真空蒸着膜では、10−9から10−7ohms −crrL−1の範 囲である。
そのようなデバイスの1つが、第6図の光検出器600である。非晶質シリコン 蒸着602を付けたガラス基板501に、アルミニウム接点606と504が備 えられ、電池605を通って負荷ろ06へと回路接続されている。
入射光307が、非晶質シリコン層602に当ると、幾つかの電子空孔対を生じ 、その空孔に、電池605の電圧が働く結果、負荷306には、発生した電子空 孔対の数に応じた電圧の上昇が生ずる。
この発明に従って製造した非晶質シリコンを利用している今一つのデバイスは、 図4のへテロ接合型半導体デバイス400である。このデバイスは、一方では、 n形材406と真性(1形)材402の間、他方では、その真性材402とN形 半導体材4010間に、JlとJ2という異種の接合を持っている。
p形とn形の各村406と401のバンドギャップは、真性材402のものとは 異なる。真性材402とn形材40ろはともに、気相成長によって形成されて( ・る。このn形材の場合、フォスフインのような成るビーパントが入っている。
n形材403も、硼素のような適当なドーパントを伴った気相成長によって作ら れる。加えて、p形材の気体流には、メタンかデセチレンが入っていて、シリコ ンと炭素の合金(a−(Si、C):H)を生ずるようになっている。
その結果生ずるデバイス400は、グリッド接点404によって制御される一種 のP−I−N型半導体デバイスであり、それは基板405の上に蒸着することが 望ましい。デバイス400は、その層401が非晶質シリコン・炭素合金であり 、真性層402よりも・ζンドギャップが高いので、他の同類のデノξイスに比 べ、真性層40216 により多くの光を通すことができると℃・う長所がある。
概して云えば、望ましい半導体デバイスは、他の方法によって作られる半導体層 を、この発明に従って作った半導体装置換えることによって製造できる。適当な 例として、例えば、米国特許4,064,521による様々なデノミイスは、従 来技術によるグロー放電非晶質シリコンを、熱分解したポリ半導性物質で置換え ることにより、この発明に従った適応を行うことができる。
51nH2n+。(n=2〜6)がら作ったCVD非晶質シリコンの局在化状態 の平均密度は、1016/crn3から1017/cln3の範囲内にあると考 えられており、また、デバイス性能からそのように推論されるが、それは、その 他の方法によって作られた非晶質シリコン、即ち、スパッターや蒸気化した非晶 質シリコンの場合に比べ格段に低い。その局在化状態の平均密度は、1019/ crn3以上である。この密度つまり欠陥度の低い状態は、空乏層波がりを長く し、再結合を少くすることになり、優れた品質のデバイスをもたらす。
そのようなデバイスの1つが、第5図のショットキ・バリア太陽電池500であ り、それは、基板512と、)非晶質シリコンの本体514により形成されてい る。デバイス500の中には、金属層516、対向境界面518、無反射層52 0、太陽光線526の入射表面522及びグリッド電極524がある。
第1ド−プ層の電極628の表面抵抗率が約10オー5ム程度以上である場合に は、本体614内に発生した電流を集めるため、第1ド−プ層616の表面に、 第5図で述べたようなグリッド接点を備えることが望ましい。
伝達電極268の反対側にある第21−プ層6150表面には、電気接点627 がある。この電気接点627は、相応の電導性を有する、アルミニウムや、クロ ム、タンタル、アンチモニー、ニオビウム、ステンレス鋼のような材料から作ら れる。
第5図の所で既に述べたように、5inH2n+2(nは2から6まで)の気相 成長によって作った非晶質シリコン膜の吸収係数は、可視領域において、単結晶 シリコンのそれよりも大きい。この理由から、非晶質シリコンでは、その薄い層 だけで充分に太陽光線の吸収ができる。
典型的には、非晶質シリコンでできた真性領域の厚みは、約1ミクロンかそれ以 下であり、一方、第1と第2のド−プ層616と615の厚みは、数百オングス トロームである。
第7図を見ると、この半導体デバイス710は、光起電力デバイスであり、詳し くは、P−N形接合太陽電池である。光起電力ジノζイス710には、適当なド −プ気体を用いて、この発明に従ったポリシラン気相成長法によって作った非晶 質シリコンの領域711が含まれる。
この領域711は、一方の電導性を持つ第1ド−プ層752と、それに接する、 反対の電導性を持った第2ド−プ層754から成り、その中間にP−N形接合7 568 を持つ。説明のため、いま、第1ド−プ層752が、P形材料で出来ており、第 2ド−プ層が、N形の伝導性のものと仮定する。この第1及び第2のド−ノ層7 52と754とも、この光起電力デバイス7100本体714である。領域71 1の中には、第2ド−プ層754よりもド−プ濃度の高い第6ド−プ層758が 、第2ド−プ層754の表面に接する形で含まれる。かくして、第6ド−プ層7 58は、N形電導性である。第3トゝ−プ層758は、本体714の中にオーム 接点を作るのを助ける。
第5図、第6図及び第7図で示した実施態様は、それぞれ太陽電池として説明し たが、この発明では、これらの実施態様が、高周波光検出器、即ち、放射エネル ギーに反応するデバイスとしても利用され得るものと予想している。
第8図を見ると、この発明の半導体デノミイスの更に1つの実施態様を810と して示している。半導体デバイス810は、この発明の6番目の実施態様を説明 するためK、1つのへテロ接合型光起電力デバイスとして説明するものである。
光起電力デバイス810には、熱分解によって作った非晶質シリコンから成る本 体814がある。この非晶質シリコンの本体814は、この発明の第2の実施態 様の本体402と同じ特性を持つ。
光起電力デバイス810の製作は、これまでに述べた実施態様のそれと似通って −・る。
その半導体860は、(第4図と第5図で既に述べたように)、非晶質シリコン の本体814を蒸着する変換装置の中で、支持物として作用することもできる。
これに代る製作の方法として、本体814を、ジシランの熱分解によって形成し た後、半導体領域860を、本体814上にス・ミツターすることもできる。次 いで、第1電極866と中間層868及び第2電極870が、この分野ではよく 知られた、マスキングと蒸着の技術によって形成される。
この発明の6番目の実施態様は、これまで、光起電力デバイスとして述べてきた が、半導体技術に熟達した者にとって、このようなデバイスが、一種の整流器の 働きもなし得ることは明らかである。デバイス810を整流器として働かす場合 には、その半導体領域860は、太陽光線に対して半透明や透明な材質のもので ある必要はない。更に、太陽光線が衝突し得る入射表面854も必要でない。
以上、この発明の様々な側面を、図面と仕様によって説明してきたが、これまで の詳細な説明は、例示的なものに過ぎないこと、及び図示され、記述されたこと に対する様々な変更や、それと同等な構成要素の置換えが、添付した請求事項の 中に述べられている、この発明の精神と範囲から離れることなくできるというこ とが理解されるはずである。
20 装置の名称(第6図〜第8図) 300光検出器 301 ガラス基板 302非晶質モ 303 アルミニウム接点 304 アルミニウム接点305電池 606負荷 607入射光 400ヘテロ接合型デバイス 401 N形材 402真性材 403 P形弁晶質シリコン・炭素合金404グリッド8接点 405基板 500 ショットキ・バリア光起電力デバイス512基板 514非晶質シリコ ン本体516金属層 518対向境界面 520無反射層 522入射表面 524 グリッド8電極 526太陽光線610 P−I−N形光起電力デバイ ス61ろ第1ド−プ層 614非晶質シリコン本体615第2ド−プ層 617 真性層 626太陽光線 627電気接点 628伝達電極 629入射表面 710 P−N形光起電力デバイス 711 非晶質シリコン 714デバイスの本体726太陽光線 728伝達電 極 729入射表面 752第11一プ層 754第21’−プ層 756 P−N形接合757電気接点 758第6ド一 プ層 810ヘテロ接合型光起電力デ・ミイス814非晶質シリコン 826太陽光線 854入射表面 860半導体 862ヘテロ接合 866第1電極 868中間層 870第2電極 第2図B 250 第2図C コな 灸 (nm) 手続補正書 昭和57年12月2r日 特許庁長官若杉和犬殿 1 国際出願番号 PCT/US 82100299 3 補正をする者 事件との関係 特許出願人 住所 アメリカ合衆国ニューシャーシー州08540.プリンストン。
ピー・オー・ボックス177 名称クローナー・コーポレイション 4代理人 住所 〒100東京都千代田区永田町2丁目10番2号秀和永田町TBR304 号 昭和57年12月2日 (発送日 昭和57年12月7日)6 補正の対象 (1)%許法第184条の5第1項の規定による書面(以下「所定の書面」とい う) 7 補正の内容 (1)所定の書面を、本手続補正書添付のもの(「4発明者」の項の末尾に1( 外1名)」と追記し、[5特許出願への項に代表者の氏名を記載したもの)のと おりに訂正する。
(2)図面を、本手続補正書添付のもの(第1図A乃至第8図、図面の数6枚) のとおりに訂正する。
(3)代理権を証する書面として、本手続補正書添付の委任状を提出する。
8 添付書類の目録 (1)訂正後の所定の書面 1通 (2)図面 6通 (3)委任状及び訳文 各1通

Claims (1)

    【特許請求の範囲】
  1. 1.1またはそれ以上の気相モリ半導性物質を、約500C以下の成る温度で熱 分解することから成る、非晶質半導体の製造方法。 2、請求の範囲第1項の方法であって、その熱分解が、約300Cから約50D Cの範囲内の成る温度で起るもの。 6、請求の範囲第2項の方法であって、その温度が、約350Cから約450C の範囲内にあるもの。 4、請求の範囲第1項の方法であって、その熱分解が、水銀の約1ミクロンより 高く、約1気圧より低い成る分圧で起るもの。 5、請求の範囲第4項の方法であって、その圧力が、約1Torr からの範囲 にあるもの。 6、請求の範囲第5項の方法であって、その圧力が、約i Torr から約i  Q Q Torr までの範囲内にあることにより、粒子の気相核生成を抑え るもの。 Z 請求の範囲第1項の方法であって、そのポリ半導導性物質が、公式5inH 2n+2のnが2から6までで表わされる、ジシランからヘクサシランまで(こ れヲ含む)にわたるものから選ばれるもの。 8、請求の範囲第1項の方法であって、その気相に、1またはそれ以上のド−ノ ミント・ガスを含むもの。 9 請求の範囲第8項の方法であって、そのド−パント・ガスが、リンを含む1 群と硼素を含む気体から選ばれるもの。 10、請求の範囲第9項の方法であって、そのリンを含む気体がフォスフイン( PH3)であり、その硼素を含む気体がジボラン(B2H6)であるもの。 11、請求の濁性菌1項の方法であって、その気相に、担体として成る不活性気 体を含むもの。 12、請求の範囲第11項の方法であって、その担体不活性気体が、アルゴンま たはヘリウムであるもの。 16、請求の範囲第1項の方法であって、そのポリシランの1またはそれ以上が 、加熱された基板に当って分解するもの。 14 請求の範囲第16項の方法であって、その分解が、基板の温度で起るもの 。 15、 (a) 1またはそれ以上の気相ポリシランを熱分解することによって 本体を形成し、かつ (b) その本体に1またはそれ以上の接点を付ける段階から成る、 非晶質シリコン半導体デバイスの製造方法。 16、請求の範囲第15項の方法であって、その本体が、成る基板の上に形成さ れるもの。 1Z 請求の範囲第15項の方法であって、その本体が、複数の独立した分解に よって、各々、1つの各個の層を形成しながら形成されるもの。 18、請求の範囲第17項の方法であって、その層の1またはそれ以上が、トゝ −バンドを含むもの。 冴 19 請求の範囲第18項の方法であって、そのトゝ−プされた層が、1または それ以上の形の電導性であるもの。 20、請求の範囲第19項の方法であって、その電導性にPとNがあるもの。 21、請求の範囲第17項の方法であって、その蒸着された層の1またはそれ以 上に対して、成る金属の対向境界面の備えを含むもの。 22 請求の範囲第19項の方法であって、そのデバイスの中に、成る無反射層 の備えを含むもの。 (a)1またはそれ以上のポリシランの熱分解と成るド−パントにより、電導性 ある基板上に、強力にド−プした非晶質シリコン層を形成し、(b) そのド− プした層の上に、1またはそれ以上のポリシランの熱分解によって、ド−プしな い非晶質シリコン層を蒸着し、 (C) そのド−プしない層の上に成る金属を蒸着して、ショットキ・−ミリア を形成する段階から成る、非晶質半導体ショットキ装置の製造方法。 23、(a)1またはそれ以上のポリシランの熱分解と成るドーパントにより、 電導性ある基板上に、ドープした第1のa−3i層を形成し、 (b) その第1のト9−プ層の上に、ポリシランの熱分解と成るド−パントに よって、ドープした第2のa−8i層を形成し、 (C) その軽<ド−プした層の上に、ポリシランの熱分解と成るド−パントに よって、第1ド−プ層の電導性とは反対の形の電導性を持つ、ド−ゾした第6の a−8i層を形成し、 (d) 第2ド−プ層に、電導性あるオーム接点を与える段階から成る、 非晶備シリコン接合装置の製造方法。 24、請求の範囲第26項の方法であって、その第2)″′−プa−3i層が、 1またはそれ以上のポリシランの熱分解によって蒸着した、ドープの無いa−8 i層に置換ったもの。 25、請求の範囲第22項に従った太陽光起電力デバイスであって、そのショッ トキ・バリアが、太陽光線に対して半透明であるものの製造方法。 26、請求の範囲第22項に従った太陽光起電力装置であって、その電導性ある 基板が、太陽光線に対して半透明であるものの製造方法。 2Z請求の範囲第26項に従った太陽光起電力装置であって、その電導性ある基 板が、半透明の導通性を有する電適によってお\われだガラスであるものの製造 方法。 28、請求の範囲第27項の方法であって、その半透明の導通性を有する一電極 が、ド−プした酸化錫(S n O2)または酸化インジウム(工n203)ま たはその合金であるもの。 酋請求の範囲第23項または24項に従った太陽光起6 電力デバイスであって、そのオーム接点が、電導性ある基板のいずれかが、太陽 光線に対して半透明であるものの製造方法。 ろ0.請求の範囲第23項または第24項に従った太陽光起電力装置であって、 その電導性ある基板が、非晶質シリコン接合デバイスを蒸着された金属であり、 オーム接点が、太陽光線に対して半透明であるものの製造方法。 31、請求の範囲第29項に従った太陽光起電力デバイスであって、その電導性 ある基板が、半透明の導通性を有する電極によってコーティングされたガラスで あるものの製造方法。 32 請求の範囲第31項に従った太陽光起電力装置であって、その半透明の導 通性を有する電極が、ド−プした酸化錫(S n O2) か、酸化インジウム (In203)かその合金であるものの製造方法。 6ろ、(a)1またはそれ以上のポリシランの熱分解と成るド一・ミントによっ て、電導性ある基板上に、ト8−プした第1のa−3i層を形成し、 (b) その第1トゝ−プ層の上に、1またはそれ以上のポリシランの熱分解と 成るド−パントによって、ド−プした第2のa−8i層を形成し、(c)その第 2ドープ層とへテロ接合を形成し、かつ、その形成されたヘテロ接合が、第1ド −プ層と第2ド−プ層の間に形成された接合の極性型と反対7 の極性型になるような極性型のド−プ半導体材質を蒸着し、 (d) 段階Cの半導体材にオーム接点を与える段階から成る、 非晶質シリコン半導体へテロ接合装置の製造方法。 64、請求の範囲第66項の装置の製造方法であって、その半導体材質が、砒化 ガリウム(GaAs) 、シリコン(Sl)、酸化インジウム(In203)、 酸化錫(Sn02)、酸化インジウムと酸化錫の合金、硫化カドミウム(CdS )、硫化亜鉛(ZnS)及び硫化カドミウムと硫化亜鉛の合金から成るグループ の中から選ばれるもの。 65、請求の範囲第66項のデバイスの製造方法であって、その半導体材質が、 ド−プした第2のa−8i層よりも大きなバンドギャップを持っているもの。 66、請求の範囲第66項の装置であって、その組立て段階を逆にした、即ち、 そのヘテロ接合を形成する第6ド−プ半導体材質が基板であり、その上に、上記 の第2ビープa−3i層、と上記の第11−プa−3i層を順次蒸着し、続いて 、第1と第6のド−プ半導体基板にオーム接点を形成する製造方法。 6Z 請求の範囲第66項の装置の製造方法であって、そのオーム接点が、太陽 光線に対して半透明であるもの。 68、請求の範囲第37項の方法であって、その半透明の接点が、ド−プした酸 化錫(S n O2)か、酸化インジウム(I n 203 )か、酸化インジ ウムの合金、か、酸化あ インジウムと酸化錫の合金であるもの。 69 請求の範囲第63項の方法であって、その電導性ある基板が、太陽光線に 対して半透明であるもの。 40 請求の範囲第69項の方法であって、その電導性ある半透明の基板が、ド −プしたSnO2か■n203或いは、■n203と5rlO2の合金か、薄い 金属膜を含む、半透明の導通性ある電極によってコーティングされたガラスであ るもの。 41、請求の範囲第36項の方法であって、その第2トゝ−プa−3i層が、1 またはそれ以上のポリシランの熱分解によって蒸着された、ド−プの無いa−8 i層に置換ったもの。 42、請求の範囲第22項の方法であって、そのド−プの無いa−8i層が、1 またはそれ以上のポリシランの熱分解と成るトゝ−バンドによって蒸着したド− プ層に置換ったもの。 43 請求の範囲第1項の方法であって、そのポリ半導性物質が、公式GenH 2n+2のnが2から6までで表わされるジゲルマンからヘクサゲルマン(これ を含む)にわたるものから選ばれるもの。 羽、請求の範囲第43項の方法であって、その中で云う分解の温度が15DCと 2200の間であるもの。
JP57501373A 1981-03-11 1982-03-10 非晶質半導体の方法及び装置 Pending JPS58500360A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24270781A 1981-03-11 1981-03-11
US242707JPNO 1981-03-11

Publications (1)

Publication Number Publication Date
JPS58500360A true JPS58500360A (ja) 1983-03-10

Family

ID=22915870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57501373A Pending JPS58500360A (ja) 1981-03-11 1982-03-10 非晶質半導体の方法及び装置

Country Status (11)

Country Link
EP (1) EP0075007A4 (ja)
JP (1) JPS58500360A (ja)
KR (1) KR910002764B1 (ja)
CA (1) CA1187622A (ja)
ES (1) ES510893A0 (ja)
HU (1) HU187713B (ja)
IN (1) IN156594B (ja)
IT (1) IT1150674B (ja)
NO (1) NO823744L (ja)
OA (1) OA07249A (ja)
WO (1) WO1982003069A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1245109A (en) * 1983-10-31 1988-11-22 Hsien-Kun Chu Method of forming amorphous polymeric halosilane films and products produced therefrom
FR2555206B1 (fr) * 1983-11-22 1986-05-09 Thomson Csf Procede de depot de silicium amorphe par decomposition thermique a basse temperature et dispositif de mise en oeuvre du procede
DE3441044A1 (de) * 1984-11-09 1986-05-22 Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn Verfahren zur herstellung von duennschicht-halbleiterelementen, insbesondere solarzellen
US4637895A (en) * 1985-04-01 1987-01-20 Energy Conversion Devices, Inc. Gas mixtures for the vapor deposition of semiconductor material
US4696834A (en) * 1986-02-28 1987-09-29 Dow Corning Corporation Silicon-containing coatings and a method for their preparation
US4762808A (en) * 1987-06-22 1988-08-09 Dow Corning Corporation Method of forming semiconducting amorphous silicon films from the thermal decomposition of fluorohydridodisilanes
US4923719A (en) * 1988-08-22 1990-05-08 Allied-Signal Inc. Method of coating silicon carbide fibers
US5424097A (en) * 1993-09-30 1995-06-13 Specialty Coating Systems, Inc. Continuous vapor deposition apparatus
EP1021389A1 (en) * 1995-10-18 2000-07-26 Specialty Coating Systems, Inc. Processes for the preparation of octafluoro- 2,2]paracyclophane
JP3808102B2 (ja) * 1995-10-27 2006-08-09 スペシャルティ、コーティング、システムズ、インコーポレイテッド 半導体ウエハ上へのパリレンaf4の蒸着方法
US5806319A (en) * 1997-03-13 1998-09-15 Wary; John Method and apparatus for cryogenically cooling a deposition chamber
US6051276A (en) * 1997-03-14 2000-04-18 Alpha Metals, Inc. Internally heated pyrolysis zone
US5841005A (en) * 1997-03-14 1998-11-24 Dolbier, Jr.; William R. Parylene AF4 synthesis
US7943721B2 (en) 2005-10-05 2011-05-17 Kovio, Inc. Linear and cross-linked high molecular weight polysilanes, polygermanes, and copolymers thereof, compositions containing the same, and methods of making and using such compounds and compositions
US7799376B2 (en) * 2007-07-27 2010-09-21 Dalsa Semiconductor Inc. Method of controlling film stress in MEMS devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USB524765I5 (ja) * 1966-02-03 1900-01-01
US3490961A (en) * 1966-12-21 1970-01-20 Sprague Electric Co Method of producing silicon body
US4064521A (en) * 1975-07-28 1977-12-20 Rca Corporation Semiconductor device having a body of amorphous silicon
US4237150A (en) * 1979-04-18 1980-12-02 The United States Of America As Represented By The United States Department Of Energy Method of producing hydrogenated amorphous silicon film
US4237151A (en) * 1979-06-26 1980-12-02 The United States Of America As Represented By The United States Department Of Energy Thermal decomposition of silane to form hydrogenated amorphous Si film
JPS5767938A (en) * 1980-10-16 1982-04-24 Canon Inc Production of photoconductive member

Also Published As

Publication number Publication date
NO823744L (no) 1982-11-10
ES8402462A1 (es) 1984-02-01
IN156594B (ja) 1985-09-14
WO1982003069A1 (en) 1982-09-16
IT1150674B (it) 1986-12-17
ES510893A0 (es) 1984-02-01
CA1187622A (en) 1985-05-21
KR910002764B1 (ko) 1991-05-04
HU187713B (en) 1986-02-28
IT8220100A0 (it) 1982-03-11
OA07249A (fr) 1984-08-31
EP0075007A4 (en) 1984-06-05
EP0075007A1 (en) 1983-03-30

Similar Documents

Publication Publication Date Title
US4459163A (en) Amorphous semiconductor method
US5279679A (en) Multi-layered photovoltaic element having at least three unit cells
US4598164A (en) Solar cell made from amorphous superlattice material
US5246506A (en) Multijunction photovoltaic device and fabrication method
Carlson Recent developments in amorphous silicon solar cells
KR910001742B1 (ko) 광기전력 장치
US4109271A (en) Amorphous silicon-amorphous silicon carbide photovoltaic device
JPS59205770A (ja) 光起電力装置およびその製造方法
JP2006080557A (ja) 高水素希釈低温プラズマ蒸着によって製造されるアモルファスシリコン系素子の向上せしめられた安定化特性
US4398054A (en) Compensated amorphous silicon solar cell incorporating an insulating layer
JPS58500360A (ja) 非晶質半導体の方法及び装置
US4396793A (en) Compensated amorphous silicon solar cell
US4415760A (en) Amorphous silicon solar cells incorporating an insulating layer in the body of amorphous silicon and a method of suppressing the back diffusion of holes into an N-type region
US4946514A (en) Thin film photoelectromotive force element having multi-thin films stacked semiconductor layer
EP0155106B1 (en) Photovoltaic element
US7368658B1 (en) High efficiency diamond solar cells
CA1213375A (en) Semiconductor device having a body of amorphous silicon
JP2908617B2 (ja) 太陽電池
JP2592809B2 (ja) 光起電力素子の製造方法
JPS6152992B2 (ja)
JPH10294482A (ja) シリコン系薄膜光電変換装置
AU8339082A (en) Amorphous semiconductor method and devices
JP2757896B2 (ja) 光起電力装置
Dalai et al. Microcrvstalline and mixed phase Si: H: preparation. Potential and properties for devices
Gaduputi Characterization of cadmium zinc telluride films and solar cells on glass and flexible substrates by RF sputtering