JPS584979A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPS584979A
JPS584979A JP5714382A JP5714382A JPS584979A JP S584979 A JPS584979 A JP S584979A JP 5714382 A JP5714382 A JP 5714382A JP 5714382 A JP5714382 A JP 5714382A JP S584979 A JPS584979 A JP S584979A
Authority
JP
Japan
Prior art keywords
active layers
gate
electrodes
photoetching
constitution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5714382A
Other languages
English (en)
Other versions
JPS643075B2 (ja
Inventor
Hideaki Kozu
神津 英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP5714382A priority Critical patent/JPS584979A/ja
Publication of JPS584979A publication Critical patent/JPS584979A/ja
Publication of JPS643075B2 publication Critical patent/JPS643075B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8124Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は特にショットキーバリア型の電界効果トランジ
スタの構造に関する。
ショッキーバリア型電界効果トランジスタは、半導体層
とショットキー接合をなすゲート電極を有するものであ
り、その構造や製造方法は種々提案され実用化されてい
る。しかしながら、簡単な構造で高出力の電界効果トラ
ンジスタはいまだ実現されていない。
本発明の目的は、高出力のショットキーバリア型電界効
果トランジスタを提供することにある。
本発明によれば、高比抵抗層上に独立して形成された二
つの半導体活性層と、これら二つの半導体層の双方と接
するゲート電極と、チャンネル領域部を挾み、かつ半導
体活性層と接して高比抵抗層上に延在するソースおよび
ドレイン電極とを含むデュアルゲート電界効果トランジ
スタが得られる。
以下、本発明を第一および第二ゲート電極を有するデュ
アルゲート型電界効果トランジスタに適用した実施例で
図画により詳細に説明する。
嬉1図−〜a)は本ffI!40一実施例によるデ。
アルゲート電界効果Fランジスメを製造工lisに示す
図で、同図(転)、(2)およびa)紘それぞれ同図(
ロ)、(e))よび(・)Oム−ム1方肉の断面図であ
る。
り四五をドープし丸高抵抗例えば10・Ω−一の比抵抗
をもつ半絶縁性ガリクムヒ素基板1上に、不純物として
例えばシリコンを例えば1011伽→の濃度で含むml
&ガリウムし素層2を例えdQIJIIの厚さでエピタ
キシャル成長させ、写真食−決を用いて11mガリウム
ヒ素屡0一部をその厚み方向に$1−いて半絶縁性ガリ
ウムヒ素基板に到適すゐ迄、例えば、硫酸と過酸化水素
水と純水との混合液を用いて除去して二つの活性層2を
形成する(菖11111a)、(ロ))0次に写真食刻
法を用いて、活性層2と接して基板l上に極在する二つ
のソース電極パターン$、81およびドレイン電極パタ
ーン4.41を例えに真空蒸着法によシ形成する0例え
ば金グルマ二りム合金を各電極配置に@轟する位置に被
着させ、例えば水素雰囲気中において400℃でWIk
I&鳳することにより、金ゲルマニウム合金はIIHガ
リウムヒ嵩層2とオーミ、り接触してソース電極パター
ン8、ll’$Pよびドレイン電極パターン4.41が
得られる(嬉1図(C)、(2))0次に例えば、中は
シ写真食刻法を用いて、籐−グーFおよび第二ゲート用
の金属として例えにアルミニウムを例えと真空蒸着法に
よりガリウムヒ素上に被着し、嬉−ゲート電極パターン
6sPよび嬉を電極パターン6を形成せしめる(嬉1図
(・)、&))。
この構造によれに、製造工程的には従来と例らかわるこ
となく高出力O電昇効果トランジスタとなる。すなわち
、活性層冨が二つに分離される良め、これらに形成され
るノースジよυドレイン電極4各に2個となる。従って
、ソースおよびドレインを1個有するものと比べて高周
波信号の増幅出力が増加する。
さもKまた、第1IIより明らかなように、ソース電極
パターンとドレイン電極パターンとを、嬉−ゲートと嬉
2ゲートとの電極パターンをそれぞれ対称に形成すれば
、ソースとドレイン、菖−ゲートと嬉ニゲートとを同時
に4)電極配置を変更することなく交換しうるかも、デ
ュアルゲート電界効果トランジスタの多様な性能に応じ
て電極配置を多様化する必要がなく、従って特にMIC
化する場合、そO製造原価低減に極めて有効である。t
た、個別半導体素子としても、特定の位置および方向性
をも−に1にいため、容器に入れて組立てる時の作業性
が向上し、製造原価低減にも役立つ。
本発明は、ショットキバリヤ型でデュアルゲートのガリ
ウムヒ素電界効果トランジスタで説明したが、シングル
ゲートでも適用できる。
【図面の簡単な説明】
第1図は(a)〜(f)は本発明の一実施例によるデュ
アルゲート電界効果トランジスタをその製造工程順に示
す図で、同図(b)、(d)および(f)はそれぞれ同
図(a)、(c)および(a)のA−A′方向の断面図
である。 1・・・半絶縁性ガリウムヒ素基板、2・・・n型ガリ
ウムヒ素活性層、3、3′・・・ソース電極パターン、
4、4′・・・ドレイン電極パターン、5・・・第一ゲ
ート電極パターン、6・・・第二ゲート電極パターン。 (d) (j) (d)

Claims (1)

    【特許請求の範囲】
  1. 高比抵抗層上に独立して形成された二つの半導体活性層
    と、該二つの活性層の双方に接するゲート電極と、チャ
    ンネル領域部を挾み、かつ前記半導体活性層に接して前
    記高比抵抗層上に延在するソースおよびドレイン電極と
    を含むことを特徴とする電界効果トランジスタ。
JP5714382A 1982-04-05 1982-04-05 電界効果トランジスタ Granted JPS584979A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5714382A JPS584979A (ja) 1982-04-05 1982-04-05 電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5714382A JPS584979A (ja) 1982-04-05 1982-04-05 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPS584979A true JPS584979A (ja) 1983-01-12
JPS643075B2 JPS643075B2 (ja) 1989-01-19

Family

ID=13047346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5714382A Granted JPS584979A (ja) 1982-04-05 1982-04-05 電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPS584979A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4996570A (en) * 1987-12-23 1991-02-26 U.S. Philips Corp. Semiconductor structure having a conductive channel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6113879A (ja) * 1984-06-29 1986-01-22 Toshiba Corp フアクシミリ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6113879A (ja) * 1984-06-29 1986-01-22 Toshiba Corp フアクシミリ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4996570A (en) * 1987-12-23 1991-02-26 U.S. Philips Corp. Semiconductor structure having a conductive channel

Also Published As

Publication number Publication date
JPS643075B2 (ja) 1989-01-19

Similar Documents

Publication Publication Date Title
JP3368449B2 (ja) 半導体装置及びその製造方法
JPS584979A (ja) 電界効果トランジスタ
JPH0964341A (ja) 高電子移動度トランジスタ
JPH02109360A (ja) 半導体装置
JPS63161677A (ja) 電界効果トランジスタ
JPS62291181A (ja) 電界効果型半導体装置
JPH01183859A (ja) ヘテロ接合電界効果トランジスタ
JPH0969611A (ja) 半導体装置およびその製造方法
JPH08172104A (ja) 半導体装置
JP2991297B2 (ja) 電界効果トランジスタ及びその製造方法
JPS61170073A (ja) 電界効果トランジスタ
JPS61234570A (ja) 電界効果トランジスタ
JPH04145629A (ja) 電界効果型トランジスタおよびその製造方法
JPS6118169A (ja) 半導体装置の製造方法
JPH03179782A (ja) 電界効果型トランジスタ
JPH06232168A (ja) 電界効果トランジスタおよびその製造方法
JPS6232660A (ja) 半導体装置及びその製造方法
JPH01264271A (ja) 半導体装置およびその製造方法
JPH05198601A (ja) 電界効果トランジスタおよびその製造方法
JPH04122033A (ja) 電界効果トランジスタの製造方法
JPH07273296A (ja) 半導体装置
JPH07106525A (ja) 電界効果トランジスタおよび化合物半導体集積回路
JPS62226669A (ja) 電界効果トランジスタの製造方法
JPS5910076B2 (ja) 半導体装置の製造方法
JPS61102069A (ja) 電界効果トランジスタ