JPS5849638Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5849638Y2 JPS5849638Y2 JP17822378U JP17822378U JPS5849638Y2 JP S5849638 Y2 JPS5849638 Y2 JP S5849638Y2 JP 17822378 U JP17822378 U JP 17822378U JP 17822378 U JP17822378 U JP 17822378U JP S5849638 Y2 JPS5849638 Y2 JP S5849638Y2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- semiconductor device
- pattern
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Die Bonding (AREA)
- Wire Bonding (AREA)
Description
【考案の詳細な説明】
この考案は半導体装置の構造に関するものである。
従来、ICの取付構造に際しては、基板にICの裏面を
直接に接合していたが、近来腕時計や電卓などの薄型化
を目指す半導体装置の構造に際しては、このような方法
では薄型化が図れないとして、ミニモツド方式と呼ばれ
る構造が採用されて来ている。
直接に接合していたが、近来腕時計や電卓などの薄型化
を目指す半導体装置の構造に際しては、このような方法
では薄型化が図れないとして、ミニモツド方式と呼ばれ
る構造が採用されて来ている。
しかしこの方式ではバンプ付ということでのICのコス
トアップと、フィルム基板におけるフィンガー製作上に
も難点があり、従来構造に比較してかなりのコストアッ
プとなる。
トアップと、フィルム基板におけるフィンガー製作上に
も難点があり、従来構造に比較してかなりのコストアッ
プとなる。
また設備的にも、ボンディング方式の変更による新規更
改などの多大なコストアップとなる欠点がある。
改などの多大なコストアップとなる欠点がある。
本考案は上記欠点を解決すべくなされたもので、ICの
電極側の面を基板に接着すると共に、この基板にICの
電極位置と対応するように窓穴形状の切欠を設け、この
切欠を介してICの電極と基板上のパターンとをワイヤ
ポンチ゛イングすることにより、ミニモツド構造におけ
るフィルム基板の使用による長尺化での利点を利用し、
バンプ無しICをフィンガー無し基板に直接接着固定し
てワイヤボンディング可能な半導体装置を実現すること
を目的としたもので゛ある。
電極側の面を基板に接着すると共に、この基板にICの
電極位置と対応するように窓穴形状の切欠を設け、この
切欠を介してICの電極と基板上のパターンとをワイヤ
ポンチ゛イングすることにより、ミニモツド構造におけ
るフィルム基板の使用による長尺化での利点を利用し、
バンプ無しICをフィンガー無し基板に直接接着固定し
てワイヤボンディング可能な半導体装置を実現すること
を目的としたもので゛ある。
以下図面に従って本考案を詳述する。
第1図、第2図は本考案の好適な実施例を示し、1はI
Cであり、ワイヤボンディング用の電極(パッド)l
a側の面が接着剤3を介して基板2に固着されている。
Cであり、ワイヤボンディング用の電極(パッド)l
a側の面が接着剤3を介して基板2に固着されている。
4は基板2上に形成された配線パターン、5は前記IC
の電極1aの位置に対応するように基板2に設けられた
窓穴形状の切欠である。
の電極1aの位置に対応するように基板2に設けられた
窓穴形状の切欠である。
かかる構成によれば、IC1の能動面側(電極側)を直
接基板2に接着した後、窓穴形状の切欠5を介して電極
1aとパターン4とをワイヤWによりワイヤポンチ゛イ
ング接続することができ、IC1にバンプを形成するこ
となく、又、基板2にフィンガー(張り出し電極)を形
成することなく、ミニモツドと同様の工程で簡単な半導
体装置を提供することができる。
接基板2に接着した後、窓穴形状の切欠5を介して電極
1aとパターン4とをワイヤWによりワイヤポンチ゛イ
ング接続することができ、IC1にバンプを形成するこ
となく、又、基板2にフィンガー(張り出し電極)を形
成することなく、ミニモツドと同様の工程で簡単な半導
体装置を提供することができる。
又、ICIの電極側の面のほは沖央部にてICIを基板
2に接着し、基板2には電極1aの位置に対応した複数
の窓穴形状の切欠を形成した構成であるから、電極1a
がICIの外周部に配設された一般のICに適用し易く
、接着用の余分なスペースを必要とすることもない。
2に接着し、基板2には電極1aの位置に対応した複数
の窓穴形状の切欠を形成した構成であるから、電極1a
がICIの外周部に配設された一般のICに適用し易く
、接着用の余分なスペースを必要とすることもない。
この考案による構造を採用することにより従来の突起無
しく通常の)ICでの実装構造に比較して、格段と薄い
ものが出来ることやミニモツド方式と比較しても厚みが
0.15mm程度の差で、コスト的には材料費が従来構
造と同程度のことや、新規設備を特に有しないなどの利
点はそのま・で、ミニモツド構造の持つ作業性の良さは
損わない等の長所を有するものである。
しく通常の)ICでの実装構造に比較して、格段と薄い
ものが出来ることやミニモツド方式と比較しても厚みが
0.15mm程度の差で、コスト的には材料費が従来構
造と同程度のことや、新規設備を特に有しないなどの利
点はそのま・で、ミニモツド構造の持つ作業性の良さは
損わない等の長所を有するものである。
第1図a、bは本考案による半導体装置の平面図と、そ
の断面図を示す。 1・・・・・・IC(半導体素子)、1a・・・・・・
ICの電極(パッド)、2・・・・・・基板、3・・・
・・・接着剤、4・・・・・・基板の配線パターン、5
・・・・・・窓穴形状の切欠、W・・・・・・ワイヤ。
の断面図を示す。 1・・・・・・IC(半導体素子)、1a・・・・・・
ICの電極(パッド)、2・・・・・・基板、3・・・
・・・接着剤、4・・・・・・基板の配線パターン、5
・・・・・・窓穴形状の切欠、W・・・・・・ワイヤ。
Claims (1)
- 電極を有する半導体素子ICと、このICを該ICの電
極側の面を介してその裏面に載置するための基板と、こ
の基板の表面に配設されたパターンとからなり、前記パ
ターンと前記ICの電極とがボンディングワイヤーによ
り接続された半導体装置において、前記ICは前記基板
に対し該ICの電極側の面のほは沖央部にて接着される
と共に、前記ICの電極位置に対応するように前記基板
に複数の窓穴形状の切欠を設け、この切欠を介して前記
ICと前記パターンとを接続した構成よりなることを特
徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17822378U JPS5849638Y2 (ja) | 1978-12-22 | 1978-12-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17822378U JPS5849638Y2 (ja) | 1978-12-22 | 1978-12-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5594050U JPS5594050U (ja) | 1980-06-30 |
JPS5849638Y2 true JPS5849638Y2 (ja) | 1983-11-12 |
Family
ID=29188482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17822378U Expired JPS5849638Y2 (ja) | 1978-12-22 | 1978-12-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5849638Y2 (ja) |
-
1978
- 1978-12-22 JP JP17822378U patent/JPS5849638Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5594050U (ja) | 1980-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5849638Y2 (ja) | 半導体装置 | |
JPH0183331U (ja) | ||
JPS5895657U (ja) | 集積回路用リ−ドフレ−ム | |
JPS6247139A (ja) | 転写バンプ基板の形成方法 | |
JPS6257387U (ja) | ||
JPS5853160U (ja) | 非晶質半導体装置 | |
JPS62166636U (ja) | ||
JPS6232550U (ja) | ||
JPS61173191U (ja) | ||
JPS5978637U (ja) | 混成集積回路装置 | |
JPS6176988U (ja) | ||
JPS62154429U (ja) | ||
JPH0440545U (ja) | ||
JPS5892763U (ja) | 厚膜多層基板 | |
JPS6127302U (ja) | タンタル薄膜抵抗配線基板 | |
JPS63177043U (ja) | ||
JPS58194525U (ja) | 水晶振動子装置 | |
JPS6122365U (ja) | 薄膜コンデンサ | |
JPS6112260U (ja) | 半導体レ−ザアレイ装置 | |
JPS6268267U (ja) | ||
JPS58173241U (ja) | 配線構造 | |
JPS62123686U (ja) | ||
JPH0428438U (ja) | ||
JPH0296767U (ja) | ||
JPH0343733U (ja) |