JPH0440545U - - Google Patents
Info
- Publication number
- JPH0440545U JPH0440545U JP8261390U JP8261390U JPH0440545U JP H0440545 U JPH0440545 U JP H0440545U JP 8261390 U JP8261390 U JP 8261390U JP 8261390 U JP8261390 U JP 8261390U JP H0440545 U JPH0440545 U JP H0440545U
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- insulating film
- insulating substrate
- pattern
- independent electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
第１図Ａ，Ｂは本考案のリードフレームに用い
られる絶縁性基板または絶縁性フイルムの一実施
例を示し、同図Ａはその平面図、同図ＢはＡにお
けるＢ−Ｂ線に沿う断面図、第１図Ｃは絶縁
性基板または絶縁性フイルムが貼り付けられるリ
ードフレームの一例を示す平面図、第２図は従来
のリードフレームを示し、Ａはその平面図、Ｂは
ＡにおけるＢ−Ｂ線に沿う断面図、第３図は
多ピン化を可能にするための一例として考えられ
る絶縁性基板または絶縁性フイルムが貼り合わさ
れるリードフレームを示し、Ａはその平面図、Ｂ
はＡにおけるＢ−Ｂ線に沿う断面図、第４図
はそのリードフレームに取り付けられた半導体素
子、インナーリード及び中間パツドの連結状態を
示す図、第５図はリードフレームと絶縁性基板ま
たは絶縁性フイルムとの組み合わせを説明する図
であり、Ａはその平面図、ＢはＡにおけるＢ−
Ｂ線に沿う断面図、第６図はリードフレームに
絶縁性基板または絶縁性フイルムを貼り合わせる
工程の説明図である。 １０１……リードフレーム、１０２……アウタ
ーリード部、１０３……インナーリード部、１０
４……ダイパツド部、１０６……絶縁性基板また
は絶縁性フイルム、１０７……中間パツド、１０
８……角部のパターン。
られる絶縁性基板または絶縁性フイルムの一実施
例を示し、同図Ａはその平面図、同図ＢはＡにお
けるＢ−Ｂ線に沿う断面図、第１図Ｃは絶縁
性基板または絶縁性フイルムが貼り付けられるリ
ードフレームの一例を示す平面図、第２図は従来
のリードフレームを示し、Ａはその平面図、Ｂは
ＡにおけるＢ−Ｂ線に沿う断面図、第３図は
多ピン化を可能にするための一例として考えられ
る絶縁性基板または絶縁性フイルムが貼り合わさ
れるリードフレームを示し、Ａはその平面図、Ｂ
はＡにおけるＢ−Ｂ線に沿う断面図、第４図
はそのリードフレームに取り付けられた半導体素
子、インナーリード及び中間パツドの連結状態を
示す図、第５図はリードフレームと絶縁性基板ま
たは絶縁性フイルムとの組み合わせを説明する図
であり、Ａはその平面図、ＢはＡにおけるＢ−
Ｂ線に沿う断面図、第６図はリードフレームに
絶縁性基板または絶縁性フイルムを貼り合わせる
工程の説明図である。 １０１……リードフレーム、１０２……アウタ
ーリード部、１０３……インナーリード部、１０
４……ダイパツド部、１０６……絶縁性基板また
は絶縁性フイルム、１０７……中間パツド、１０
８……角部のパターン。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 回路に接続されるアウターリード部と、独
立電極が形成されている絶縁性基板または絶縁性
フイルムが貼り付けられたダイパツド部と、前記
アウターリード部から延長形成されると共に他端
が前記独立電極とワイヤーにより接続されるイン
ナーリード部とを備えたリードフレームであつて
、前記絶縁性基板または絶縁性フイルムの角部に
前記ダイパツド部との接着性を向上させるための
パターンが形成されていることを特徴とするリー
ドフレーム。 (2) 前記接着性を向上させるためのパターンは
、前記独立電極と同じ高さに設定されていること
を特徴とする請求項１記載のリードフレーム。 (3) 前記接着性を向上させるためのパターンは
、前記角部を挟む前記絶縁性基板または絶縁性フ
イルムの両辺に沿つて延設されたＬ字形に形成さ
れていることを特徴とする請求項２記載のリード
フレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8261390U JPH0440545U (ja) | 1990-08-03 | 1990-08-03 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8261390U JPH0440545U (ja) | 1990-08-03 | 1990-08-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0440545U true JPH0440545U (ja) | 1992-04-07 |
Family
ID=31629588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8261390U Pending JPH0440545U (ja) | 1990-08-03 | 1990-08-03 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0440545U (ja) |
-
1990
- 1990-08-03 JP JP8261390U patent/JPH0440545U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0582977B2 (ja) | ||
| JPH0440545U (ja) | ||
| JPH031540U (ja) | ||
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JPH036842U (ja) | ||
| JPH03261153A (ja) | 半導体装置用パッケージ | |
| JPH0422244U (ja) | ||
| JPH0356153U (ja) | ||
| JPH0189741U (ja) | ||
| JPH036841U (ja) | ||
| JPS6115743U (ja) | 半導体装置 | |
| JPH04359461A (ja) | 樹脂封止型半導体装置用リードフレーム | |
| JPH0353854U (ja) | ||
| JPH0341948U (ja) | ||
| JPS6413798U (ja) | ||
| JPS6399767U (ja) | ||
| JPS62140775U (ja) | ||
| JPS62149077U (ja) | ||
| JPH04174548A (ja) | リードフレーム | |
| JPH03101529U (ja) | ||
| JPH0336478U (ja) | ||
| JPH03259555A (ja) | リードフレーム | |
| JPS6186941U (ja) | ||
| JPH0396047U (ja) | ||
| JPS6413144U (ja) |