JPS584961A - 電子装置の製法 - Google Patents

電子装置の製法

Info

Publication number
JPS584961A
JPS584961A JP57096168A JP9616882A JPS584961A JP S584961 A JPS584961 A JP S584961A JP 57096168 A JP57096168 A JP 57096168A JP 9616882 A JP9616882 A JP 9616882A JP S584961 A JPS584961 A JP S584961A
Authority
JP
Japan
Prior art keywords
lead
flange
tab
tab lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57096168A
Other languages
English (en)
Inventor
Jinichiro Suzuki
鈴木 仁一郎
Kenji Takezawa
竹沢 賢司
Takanori Takeda
竹田 孝憲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57096168A priority Critical patent/JPS584961A/ja
Publication of JPS584961A publication Critical patent/JPS584961A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49568Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置、集積回路装置等の電子装置、qi
Kその組立波1IjK関するものであり、電力用電子装
置の製作に有効に利用し得るものである。
一般に電力用の電子装置は、小信号用の電子装置と異な
り、大きな放熱用7ランジを必要とすることから素子、
7ランジ、リード艙相互間の組立が複雑となり、またレ
ジン等によりモールド封止等の封止に際してもモールド
聾が複雑となり、それがため小信号用電子装置に比べそ
の工業化が遅れている。
したがりて本願は電力用電子装噂を工業化するに有効な
新規な技術を提供せんとするものである。
第1図は電子素子を堆り付せるための7ランジの上面図
を示し、また第2図はその縦断面図を示すものであって
、板状体をプレスにより打ちぬくことによって作られる
。工業的には、例えば電子装置10個分のフランジが一
連に一体化された形で製造される。
図中1は例えば厚さ1.26鋤巾8鵬l傭あたりの長さ
30腸の大きさの7ランジ本体を示し、該7ランジKI
I絖される素子において生じた熱を有効に外部に放散さ
せるものであるから、a@導の良好な鋼、アル1 =ウ
ム、またはそれらを主体とする合金、さらには上記の物
質を主板とするクラツド板が利用される。そして上記フ
ランジの表面には防蝕その他の目的により、ニッケルそ
の他のメッキ層を形成することは有効なことであり、こ
のことは後に#IIBK説明される。
7う/ジlに対し形成された切り込み部2は後に行なう
モールド封止工程において溶融状態のモ、−ルド材料が
不必要な部分に流れ出るpを防止するために形成された
モールド材流れ防止用切り込みである。
孔3は電子装置が完成された時、外部放熱体と7う/ジ
とを密着させるためのボルト通し孔であり、それによっ
て熱放散を著しく大ならしめることが可能となる。
4は後に説明されるリードフレームのタブリードを挿入
するためく形成された開孔スリット状タブリード挿入部
である。
該タブリード挿入部4の外まわりを構成する細巾の突起
部5は上記タブリード挿入部4内に位置するタブリード
をかしめ付けるために形成されたタブリードおさえ部で
あって、図では小なる圧力でかしめつけられるようにタ
ブリード挿入部、中央上部で分離されているが、同図中
タブリード挿入部4の上部左右に形成されたタブリード
おさえ部5はタブリード挿入部中央上部で連結された形
tあってもよく、その場合タブリード挿入部4は開孔ス
リット状となる。また上記タブリード挿入部4は7ラン
ジの長さ方向(図中左右の方向)と同一の方向に長く形
成されているが、それは突起部5をかしめることによっ
てタブリードをおさえ付ける場合に矢印6の方向から力
を加えればよく作業上有効であり、またタブリード挿入
部4が図中上下方向に一対形成せしめたのはかしめ付け
による圧力により、リードフレームとフランクlとの位
置関係に誤差を生じさせないため、およびかしめ付けに
際し、リードフレームの弾性を有効に利用するた、めで
あり、これらの目的を考慮しなければタブリード挿入部
の長さ方向を例えばフランクの長さ方向に直交するが如
き方向に変えてもよく、またタブリード挿入部を1つK
してもよい。
溝部7は素子を取り付けるべき位置8を規定するために
形成された4、5鵬φ程度の溝である。
以上7う/ジ本体は一回のプレス加工により製作するこ
とができ、少な(とも溝7はタブリード挿入部4を形成
するためのプレス濯と一体的に構成されることが望まし
い。すなわち素子取付位置8とタブリード挿入部4とが
一定の位置関係に規定され、したがってタブリード挿入
部4によって保持されるリードフレームと素子取付位置
8との位置関係が正確に規定されるからである。
第3図は上記第1図、第2図に示された7う/ジ本体l
の表面に例えば5声のニッケル被1[9を例えばメッキ
により形成し、さらに上記素子取付位置8にお゛けるニ
ッケル被膜9上に例えば500μの銀箔lOを電気溶接
によって接続した状態を示す縦断面図である。特に上記
素子がトランジスタ等の半導体素子または半導体集積回
路素子のようす場合、銅、アルミニウム等の7う/ジ表
面に直接素子を取り付けることは望ましくなく、一方2
00μ〜1200μ程度の銀を介在させればフレームの
素子に対する影響はなく、熱放散も著しく良好となり、
また銀は軟質金属であること力)ら4.5鰺X4.58
程度のかなり大なる素子を取り付けても熱歪による素子
の破損は生じな−1から素子と7ランジとの間の介在物
lOとしては極めて有力なものである。また1μ〜lO
μ程度のニッケル被l[9の介在は、フランクの肪蝕被
瞑として作用し、さらに7ラノジlと介在物lOとの電
気溶接における抵抗材としても作用し、上記介在物lO
と7ランジ本体との間を強力に接続する。上記抵抗材と
して作用するものとしてはニッケルの他クロム、モリブ
デン、タングステンさらにはそれらの合金またはそれら
と他の金属との合金等があり、同様に利用し得る。なお
同図中11,12は電気溶接用電極の一部を示す。
上述の如く素子と7ランジlとの間に銀箔等の介在物l
Oを必要とする場合、まず介在物10と7ランジlとの
間を電気溶接により接続することは有力な方法であり、
他の多くの場合にも利用し得る。すなわち、7ランジ!
またはその表面のニッケル等の被膜および介在物lOの
接触表面のみが溶融するように抵抗溶接すれば介在物の
他の面すなわち素子を取り付けるべき平坦面をそのまま
維持でき、後に行なわれる素子の攻り付けを全面にわた
って均一に行なうことができ、また電気溶接は極部発熱
によるものであり、上記溶°接部以外の部分の変質をお
さえることができるからである。
また他の有効な方法として鋼フラッジl素子取付位置8
に銀箔10を冷間圧接により接続する方法があり、かか
る方法によれば銀および7ランジ等は変質せずまたその
表面も全面平坦に加圧されるから平坦度は阻害されずし
たがって上記抵抗溶接の場合と同様の利点を有する。こ
の場合ニッケル被膜9の形成は、冷間圧接後、上記銀箔
をレジン等の耐蝕性物質により保饅した状態でメッキに
より行なうのが望ましい。
上記銀箔lOと銅フランジlとの他の有効な接続方法と
しては銀と銅との界面における共晶を利用して比較的低
温で接続する方法があり、さらに他の方法としては鑞材
を介して接続する方法および介在物全体を溶融せしめて
接続する方法等があるが、これらの場合後に行なわれる
素子取付温度以上で加熱接続する必要があり、7う/ジ
l、介在物lOの変質防止に充分な考慮をはらうべきで
ある。
第4図は上記銀箔lO上に素子13を鑞接によりて取り
付けた縦断面図を示すものでありて、素子13としてS
iを基体とする2、518X 2.011Bの大きさの
電力増巾用半導体集積回路素子が用いられ、その−主表
面が金ンリコン共晶鑞材14によって約4400で上記
平坦な銀箔lOの平坦な面に均一にろう接されている。
また上記鑞接による接続にかわる方法として銀金等の導
電性粉末を含む導電性接着材が利用でき、その場合加熱
を必要としないから作業は容易であるが熱抵抗1機械的
強度の面からは鑞接が優れている。上記素子の他の一生
表面には図示されていないが、Sin、 、 Si、N
等の有孔絶縁膜と、半導体内部に形成されたトランジス
タ、ダイオード、抵抗等の電子素子から上記孔を通して
上記絶縁被膜上に延在する配線路と、後にワイヤーを接
続するため素子の周辺部に位置する電極端子とが形成さ
れている。
上記銀箔、素子07ランジへの接続はかならずしも上記
工程において行なう必要はなく、例えば、上記7ランジ
に対しリードフレームを接続した後において行なりても
よい。
第5図はリードフレーム20を示す上面図であり、例え
ば、す/青銅の如く適度の弾性をもりた厚さ0.251
11電子装置1個あたりの長さ30mの帯状の金属板よ
りなり、それに写真処理をはどこしそれによって形成さ
れた耐蝕性マスクを用いてエツチング処理をはどこす所
謂ホトエツチング技術およびプレス成形加工技術を用い
て作ることができる。他の方法としてはプレス打ちぬき
およびプレス成形技術を用いて作ることができる。いず
れの場合においても前記7ランジの場合と同様例えば電
子装置を10個連続した形で作る場合は、かかるリード
フレームも10個分が一連忙接続された状態のものを製
作する必要があるが、ホトエツチング技術を利用する場
合は上記一連のフレームを同時K1回の処理で作り、プ
レス成形加工も同時に1回で処理することができるが、
プレス打ちぬき、およびプレス成形技術においては、プ
レス型が複雑となるから多連のプレス型を利用して1回
のプレスで同時に処理せず1組のプレス型で連続的に打
ちぬいて行き一連のフレームを作るのが望ましい。
図中218は後で説明される封止体内(図中2点鎖線1
5で包囲された部分)に位置するリード部分(内部リー
ド部)を示し、その先端は上記素子取り付は位置8の外
周にほぼ一致するように形成するとよい。21bは封止
体外部に導出させるリード部分(外部リード部)を示し
、同図においてはリードとしての形状を示しているが、
かならずしもかかる形状をもつ必要はなく一平板状とし
ておき、封止後の打ちぬきくよりリードとしての形状と
なし、てもよい。以上リード部21 ! 、21bは完
成品において一体となったリード線21を構成する。
上記多数の外部リード部21bの間はリードフレーム2
001部を構成するリード保持部22a22b(総称し
て22とする)Kよりて連結されており、リード保持部
22の位置は少なくとも外部リード部21bであればど
こでもよく全部であってもよいが、内部リード211の
機械的保持の目的から少なくともその一部を封止部の境
界線15になるべく近く形成することが望まれる。特に
レジン等のトランスファーモールド(射出成形)Kよる
封止を採用する場合においては封止材の流れどめの目的
をかねさせることから重要な意味をもつ。また外部リー
ド部21bがリード線としての形をもつ本例において2
つのリード保持部22a。
22bの巾が互に異なっているのはリードフレーム20
の表裏を一目して明確化し、かつ巾の広い方22bはモ
ールド材注入用パイプ(う/ナー)の一部を構成せしめ
るためである。また本例にiいてはリード部21bの先
端を先細に形成し、プリント基板等への挿入を容易にし
たためリード部21bに対し外界から不必要な機械的作
用を受けやすく、それを防止するためリードフレーム2
0によりて外部リード部21bを包囲する如く形成した
のであり、これによって装置として完成するまでの各工
程および各工程間の運搬においてリード部21bの不必
要な変形が防止される。
リードフレーム20に形成された孔23は後に行なわれ
る組立、リード保持部切断およびモールド時の位置合せ
用ガイドとして利用されるガイド孔である。
孔24はタブリード25を形成するために形成されたタ
ブリード孔であり、このタブリード25はフランジIK
接続するためのタブリード25.lとフランジlの主面
とリードフレームの主面との間隔を一定に保つためのタ
ブリード25bとを有し、特にタブリード25mと内部
リード部211との位置関係を一定に保つことがフラン
ジlの素子取付位置とを合せる上で重要であり、そのた
め上記タブリード25の輪郭を形ずくる切り込み孔24
を第6図に示すように上記内部リード部21aを形成す
るホトエツチング処理で同時に形成してその位置関係を
一定に規定しておき、つぎにプレス成形によりタブリー
ドとすべき部分25をおり曲げればよい。さらに他の方
法とし【プレス打ちぬきおよびプレス成形技術により同
時または順次に内部リード部211およびタブリード2
5を形成すればよい。このようなリードフレームはリー
ド線のソルダビリティ−を高め、また後記する素子リー
ドフレーム間のワイヤーポンディフグの接続を良好なら
しめ、かつ防蝕の目的で例えばlμ以上の厚さの銀メッ
キが施される。かかる銀メッキ処31はホトエツチング
処理を利用する場合はエツチング後ただちに行なうかま
たはプレス成形後行なえばよく、また全てプレスで行な
う場合にはプレス前後いずれでもよい。また上記目的を
達成するための材料としては金があるが、高価であり、
工業的には銀が好ましい。
上記のいずれの方法によりてもリードフレーム20の長
さ方向(図中左右の方向)と同じ方向にそってタブリー
ド25aを曲げるようにした場倉合敦する)とのリード
フレーム20平面上での長さ方向の距離Wが上記タブ2
5aの曲げ成形前後において全く変動しないということ
は重要なことであり、それによって極めて精度の高い位
置関係を保つことができる。そしてかかるタブリード2
5aは原理的には一連のリードフレームに対し1箇所あ
ればその基本的目的を達成することができる。
第7図および第8図は上記リードフレーム20の上記タ
ブリード形成部を拡大して示す針視図およびそのB−B
縦断面図であ−)″Cリードフレーム20の主面28と
直交する一基線29に対し互に対称な一対のタブリード
251を有し、リードフレーム20の長さ方向と直交す
る方向の位置ずれが生じないようにしである。そしてこ
の場合上記タブリード2saが一連のリードフレームに
対し一対であれば原理的にはその基本目的を達すること
がで餘る。さらにタブリード25とそれと連なるリード
フレーム20の主面部分28との成す角度30は90°
 より着干大きく180° より充分小さく形成されて
おり、これとリードフレーム200弾性によって7ラン
ジlとの接続を強固なものとすることができる。またタ
ブリード251の先端はさらに外方に曲げられているが
これは上記フランジlとの接続さらに強固なものとする
ためであり、また上記タブリード25iの先端を7ラン
ジlにおける一対のタブリード挿入孔ムのそれぞれほぼ
中心に位置するようにすれば7ランジlに対するリード
フレーム20の接続は他めて容易なものとなる。上述の
如く弾性を利用する場合の材質としてはリン青銅の他コ
バール、鉄ニツケル合金、ニッケル等が利用し得る。ま
たタブリード25bはかならずしもタブリード25aと
同一の部分に形成する必要はないがプレス成形型を簡琳
化する上において同一部分の方が有効であり、またタブ
リード25aをフランジIKかしめ付けるときの応力が
内部リード部21a等へ達しないよう補強する意味にお
いてタブリード25aの両側にそれと一体に形成するこ
とは有効である。さらにリードフレーム20とフランジ
との間隔を一定圧制御する他の方法としては、上記7ラ
ンジの下に平坦にして7ランジと密着する治具をおき、
その面に対し、タブリード25mの先端が接するように
成す方法がある。
上述のようにして得られたリードフレーム20のタブリ
ード25aを素子13を取り付けた7ランジlのタブリ
ード挿入部4に挿入する・このときタブリード25bは
上記フランジの上面に接し、フランジリードフレーム間
の間隔を一定に規定する。一方リードフレームのタブリ
ード25bの先端と同じ高さKおけるタブリード25a
巾31はタブリード挿入部4の長さ16とはぼ同一とす
ればよくその差はリードフレーム20の内部リード部2
1M先端と素子散り付は位置8との間で許容される値以
内に定められるべきであり、タブリード25aの先端部
の巾はそれより充分小さくしておいそタブリード挿入部
4への挿入をスムーズにするとよい。前述した如く考慮
をはらって作られリードフレーム20および7ランジを
用いた場合上記の内部リード部21mと素子取り付は部
8との位置関係は上記タブリード25mの挿入のみによ
って一義的に決定される。
上述の如く位置合せされた後第1図に矢印6で示す方向
より圧力を加えタブリードおさえ部5を変形させてタブ
リードをスリット4内に固定させる。このとき第9図に
断面図にて示す如(矢印6の方向の圧力によりてタブリ
ード25aがスリット内の上部および下部に接し、さら
に加圧されしかモリードフレームにはある程度の弾性を
もたせであるから両者の接触は他めて強固なものとなる
第1O図は上述したタブリード25aをスリット4内に
おいてかしめ付けした状態を示す要部上面図であり、こ
こで注意すべき事項はタブリード25&の中央部すなわ
ち本例ではタブリードおさえ部5の先端部のみによって
かしめ付けが行なわれている点であり、封止後上記かし
め付が行なわれているスリット4の中央部のみで7ラン
ジの切断を行なう如く成しである点であり、これKよっ
て、かしめ圧力を低減でき、かつ切断可能な巾が大きく
とれる。
第11図は素子13の一生表面に位置する電極端子と内
部リード部21aとの間をワイヤーボンディングにより
電気的に接続する一例を示して(・る。図面中32は例
えば50μφ程度の金、アルミニウム等のコネクタワイ
ヤであり、その材質は電極端子および内部リード部21
aの先端表面材質および接続技術によりて種々選択され
得る。例えば電極端子がアルミニウム、内部リード端子
21aの先端表面材質が銀で、接続技術が熱圧着法にで
ある場合には、金が適しており、超音波溶接による場合
はアルミニウムが適している。上述の如きワイヤーポン
ディングにおいては内部リード部21aとコネクタワイ
ヤ32との接続において多少なりとも圧力を加える必要
があり、そのため内部リード部21aが曲がる。一方熱
圧着による場合内部リード部211の先端および素子電
極を350C程度に加熱する必要があり、また超音波溶
接において%核部をxooc程度に加熱しておくことが
望ましい。このために第11図(a)(b)K示す如く
鉄、銅等の熱伝導良好な金属スペーサ33を7ランジの
長さ方向と直交する方向より介入せしめ、介在させボン
ディング後とりさる如く成せばよい。このとき上記金属
スペーサ33を加熱しておけば内部リード部21aを直
接加熱することもできる。また第12図においてはセラ
ミックリング等の絶縁物スペーサを7ランジlとリード
フレームとの接続以前に銀箔lOによって位置定めして
介在させておき、完成後もそのま事付けたままの状態と
なしたものである。いす件のφ合においても上記加熱は
7ランジの載置台34を加熱体とするのが簡檗であるか
ら上記スペーサ33を熱伝導の良好な金属またはアルミ
ナセラミックス。
ベリリア磁器の如き熱伝導の良好な絶縁物であることが
好まれる。
さらに他の例によればキャピラリ35により、コネクタ
ワイヤ32を電極端子に接続し、次に第13図(a)に
示すように内部リード部21aの弾性を利用して接続時
に内部リード部21aの先端を7ランジlまたは銀箔上
に接触せしめて核部を加熱してコネクタワイヤを接続し
、その後内部リード部211の弾性を利用して第13図
(b)K示すようにもとの位置に復帰せしめることによ
り実施することができる。この場合素子13&C対する
接続を先に行なうと第」3図(b)に示すように内部リ
ード部21bかもとの位置に復帰するときにコネクタワ
イヤ32を上方に引くという問題があり、その対策とし
てはコネクタワイヤ32に充分なタワミを設けておいて
コネクタワイヤを第13図(a)に示す如く接続する。
または、はじめ内部リード部21麿へのコネクタワイヤ
32の接続を行ない、内部リード21aがもとの位置に
復帰したのち素子13の電極端子にコネクタワイヤを接
続スるようにしてもよい。
つぎに上記により組立の完了したものをモールド型内に
おさめ、第14図(a)φ)に示すように上記リードフ
レーム20における巾の広い方のリード保持部22bを
底とするレジン注入パイプライン(ランナー)36を構
成せしめ、レジ7等の封人材を注入せしめ、レジ/の固
化後モールド治^を取りはずし、リード保持部22およ
び外部リード部21bの先端がリードフレーム20に接
している場合は鞍部も切断し、前述の如く7う/ジlを
各装置毎に切断すれば纂15図に示す如き構造物が得ら
れ、これをさらに適当におりまげれば第16図に示すよ
うにプリント基板の孔にリード部21を挿入しやすい構
造とすることがで幹る。
【図面の簡単な説明】
第1図は7ランジを示す上面図、第2図は第1図におけ
るA−A面縦断面図、鳥3図は落2図における7う/ジ
にニッケル被膜を形成し、かつ銀箔を接続する状態を示
す縦断面図、第4図は第3図に示すフランジに電子素子
を接続した状態を示す縦断面図、第5図はリードフレー
ムを示す上面図、第6図はリードフレームを製作する一
工程におけるリードフレームの一部を示す拡大図、第7
図および第8図はそれぞれリードフレームの一部を拡大
して示す斜視図およびB−B面縦断面図、第9図および
第1O図はそれぞれリードフレームと7ランジとの接続
状態を示す断面図および上面図、第11図(11)はリ
ードフレームと素子との間を電気的に接続する状態を示
す平面図、第11図(b)。 第12図および第13図(a) 、 (b)はいずれも
リードフレームと素子との間を電気的に接続する状態を
示す断面図、第14図(a) 、 (b)はそれぞれレ
ジ/注入パイプライ/の位置を示す上面図および貴所面
図、第15図は完成された電子装置の一例を示す斜視図
であり、第16図は完成された電子装置の他の一例を示
す斜視図である。 lはフランジ本体、2はモールド材流れ防止用切り込み
部、3はボルト通し孔、4はタブリード挿入部、器はタ
ブリードおさえ部、6はタブリードおさえ部に加える圧
力の方向、7は素子取り付は位置を示す溝、8は素子取
り付は位置、9はニッケル被膜、10は銀箔、11は電
気溶接用電極、12は電気溶接用電極、13は電子素子
、14は金・シリコン共晶ろう材、15は封止体の境界
線、16はタブ挿入部の長さ、20はリードフレーム、
21はリード線、21aは内部リード部、21bは外部
リード部、22はリード保持部、22aは巾の狭いリー
ド保持部、22bは巾の広いリード保持部、23はガイ
ド孔、24はタブ形成用切りフレームの一生面、29は
リードフレームの一生面と直交する一基線、30はリー
ドフレームとタブリードとの成す角、31はタブリード
25aの巾、32はコネクタワイヤ、33はスペーサ、
34はフランジ載置台、35はキャピラリ、36はレジ
/注入パイプライy、37etvジ/等の封止材。 第  1  図 第  3 図 第  4 図 第  6 図 第  7 図 第  8 図 第  9 図 f 第10図 第11図 (す 第12図 第13図 rむ      (メラ 第14図 第14図 第15図

Claims (1)

    【特許請求の範囲】
  1. 1、フランジ上に位置する如くリードおよび電子素子を
    配置し、その7ランジを加熱し、その7ラノジの熱を上
    記リードに伝えることによってそのリードにコネクタワ
    イヤを接続せしめることを特徴とする電子装置の製法。
JP57096168A 1982-06-07 1982-06-07 電子装置の製法 Pending JPS584961A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57096168A JPS584961A (ja) 1982-06-07 1982-06-07 電子装置の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57096168A JPS584961A (ja) 1982-06-07 1982-06-07 電子装置の製法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP15449577A Division JPS5810861B2 (ja) 1977-12-23 1977-12-23 電子装置

Publications (1)

Publication Number Publication Date
JPS584961A true JPS584961A (ja) 1983-01-12

Family

ID=14157799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57096168A Pending JPS584961A (ja) 1982-06-07 1982-06-07 電子装置の製法

Country Status (1)

Country Link
JP (1) JPS584961A (ja)

Similar Documents

Publication Publication Date Title
US3778887A (en) Electronic devices and method for manufacturing the same
JP3793628B2 (ja) 樹脂封止型半導体装置
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
KR100367632B1 (ko) 저항기 및 그 제조방법
JP4453498B2 (ja) パワー半導体モジュールおよびその製造方法
JP2522524B2 (ja) 半導体装置の製造方法
JP2002151554A (ja) 半導体装置
US6780679B2 (en) Semiconductor device and method of manufacturing the same
US11502045B2 (en) Electronic device with step cut lead
US20020022304A1 (en) Semiconductor device, method for fabricating the same, circuit board and electronic device
US6323551B1 (en) Resin sealed-type semiconductor device and method of manufacturing the same
JP5654470B2 (ja) 電子部品用リードフレームの製造方法及び電子部品用リードフレーム
US7646089B2 (en) Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
JP2012033665A (ja) 半導体装置及びその製造方法
JPH04299851A (ja) 半導体装置用リードフレーム
JPS584961A (ja) 電子装置の製法
JPS5989448A (ja) 電子装置用リ−ドフレ−ム
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JPS6242390B2 (ja)
JPS5810861B2 (ja) 電子装置
JPS5810860B2 (ja) 電子装置の製法
JP3173215B2 (ja) ハイブリッドicのリードフレームの位置決め構造及びハイブリッドicの製造方法
JPS5915386B2 (ja) 半導体装置用ヘッダの製造方法
JP2665170B2 (ja) 半導体装置
JPS6217382B2 (ja)