JPS5846720A - デイジタル・アナログ変換器 - Google Patents
デイジタル・アナログ変換器Info
- Publication number
- JPS5846720A JPS5846720A JP14528381A JP14528381A JPS5846720A JP S5846720 A JPS5846720 A JP S5846720A JP 14528381 A JP14528381 A JP 14528381A JP 14528381 A JP14528381 A JP 14528381A JP S5846720 A JPS5846720 A JP S5846720A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- type
- digital
- resistance element
- analog converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ラダー抵抗層のディジタル・アナログ変換
器に関する。
器に関する。
従来１デイジタル情報をアナログ情報に変換するディジ
タル・アナログ変換器としてよく用いられるものに第１
図に示すような梯子形抵抗回路がある。この回路は抵抗
Ｒ・〜８１＆と抵抗ｒ１〜ｒ３−１を梯子形に接続し、
抵抗Ｒ０に電圧Ｖｚ ｔ−加え、抵抗Ｒ１〜Ｒｍには、
それぞれディジタル情報（ａｔ〜ｍ、）？加えて出力端
かｂアナログの出力電位（Ｖｅｔｓｔ） ！得るもので
参る。なお抵抗ｒ１の抵抗値ＩＲとすれば、抵抗Ｒ１の
抵抗値は２Ｒに選定される〇 いま、任意のディジタル情報（ａｌ） （１≦１≦１）の電位ｔ−ｖｘ（”ｏ”レベル）あるい
はｖ＊（’１”レベル）に設定すると、変換器の出力電
圧Ｖ・１１ｔは となる０但し、＆Ｓ−Ｖ＞ Ｏ時ａｌ＝“０” 。
タル・アナログ変換器としてよく用いられるものに第１
図に示すような梯子形抵抗回路がある。この回路は抵抗
Ｒ・〜８１＆と抵抗ｒ１〜ｒ３−１を梯子形に接続し、
抵抗Ｒ０に電圧Ｖｚ ｔ−加え、抵抗Ｒ１〜Ｒｍには、
それぞれディジタル情報（ａｔ〜ｍ、）？加えて出力端
かｂアナログの出力電位（Ｖｅｔｓｔ） ！得るもので
参る。なお抵抗ｒ１の抵抗値ＩＲとすれば、抵抗Ｒ１の
抵抗値は２Ｒに選定される〇 いま、任意のディジタル情報（ａｌ） （１≦１≦１）の電位ｔ−ｖｘ（”ｏ”レベル）あるい
はｖ＊（’１”レベル）に設定すると、変換器の出力電
圧Ｖ・１１ｔは となる０但し、＆Ｓ−Ｖ＞ Ｏ時ａｌ＝“０” 。
１１−Ｖ鵞（Ｄ時ａ１ｘ’ｌ”である。
ところで、集積回路上で上述したディジタル・テナログ
変換器を構成する場合、その抵抗素子は一般ＫＰ形拡散
やＮ形拡散等により牛導体基板上に形成されるが、この
ようなディジタル・アナログ変換器においては、高精度
な出力特性を得るために、ラダー抵抗回路網によって正
確な電流の分流上行なう必要があり、その抵抗素子ｒｌ
〜Ｔ ＠ ＋ｔ 、 Ｒ＠ 〜Ｒｎの抵抗値Ｒ，２Ｒ
の絶対的な抵抗値にはそれほど高精度を必要としないが
、この抵抗値８．２Ｒの抵抗比に対しては極めて高い精
度が要求される。
変換器を構成する場合、その抵抗素子は一般ＫＰ形拡散
やＮ形拡散等により牛導体基板上に形成されるが、この
ようなディジタル・アナログ変換器においては、高精度
な出力特性を得るために、ラダー抵抗回路網によって正
確な電流の分流上行なう必要があり、その抵抗素子ｒｌ
〜Ｔ ＠ ＋ｔ 、 Ｒ＠ 〜Ｒｎの抵抗値Ｒ，２Ｒ
の絶対的な抵抗値にはそれほど高精度を必要としないが
、この抵抗値８．２Ｒの抵抗比に対しては極めて高い精
度が要求される。
しかし、集積回路においてＰ形あるいはＮ形の拡散抵抗
を形成する場合は、その製造プロセス上で抵抗値がばら
つくために、抵抗比が理想のｒｌ：２Ｊに対してずれ管
きたしたり、同じ抵抗値Ｒあるいは２Ｒ同志での抵抗値
が異なる場合が生ずる。
を形成する場合は、その製造プロセス上で抵抗値がばら
つくために、抵抗比が理想のｒｌ：２Ｊに対してずれ管
きたしたり、同じ抵抗値Ｒあるいは２Ｒ同志での抵抗値
が異なる場合が生ずる。
すなわち、各抵抗素子ｒ１〜ｒＢ−，とＲ０〜Ｒｍとの
抵抗比が理想のｒｌ：２Ｊである時、ディジタル・アナ
ログ変換器の入出力特性は、第２図の破線で示すような
直線的な特性が得られるのに対し、抵抗値がばらつくと
ビット入力の切換り目で抵抗比のバランスが変化するた
めに精度誤差が発生し、実線で示すような階段状の出力
波形となってしまう。
抵抗比が理想のｒｌ：２Ｊである時、ディジタル・アナ
ログ変換器の入出力特性は、第２図の破線で示すような
直線的な特性が得られるのに対し、抵抗値がばらつくと
ビット入力の切換り目で抵抗比のバランスが変化するた
めに精度誤差が発生し、実線で示すような階段状の出力
波形となってしまう。
また、各抵抗素子を厳密に形成して精度の高い抵抗が得
られても、入力信号 ＩＮ（ａｌ ＋２ｍｌ ＋・＊−＋２””’ｌ ｍＢ）
の変化により、抵抗素子の抵抗値が変化してしまう
。この抵抗値の変化は、入力信号！ＮＯ変化により、拡
散抵抗素子と基板とのＰ −Ｎ接合の接合面近傍での、
拡散抵抗素子と基板との電位差にょる空乏層変化の影響
によって発生するもので、Ｐ形の拡散抵抗素子でディジ
タル・アナログ変換器を構成した場合の入出力特性を第
３図に、Ｎ形で構成した場合を第４図に示す。図中にお
ける破線は理想の入出力特性ｔ１実線は空乏層変化の影
響による入出カー性會そｎぞｎ示す。そして上記ディジ
タル・アナログ変換器において拡散抵抗素子がＰ形の場
合、基板はＮ形であるので基板の電位はハイ（Ｈ＝“１
”）レベルである。
られても、入力信号 ＩＮ（ａｌ ＋２ｍｌ ＋・＊−＋２””’ｌ ｍＢ）
の変化により、抵抗素子の抵抗値が変化してしまう
。この抵抗値の変化は、入力信号！ＮＯ変化により、拡
散抵抗素子と基板とのＰ −Ｎ接合の接合面近傍での、
拡散抵抗素子と基板との電位差にょる空乏層変化の影響
によって発生するもので、Ｐ形の拡散抵抗素子でディジ
タル・アナログ変換器を構成した場合の入出力特性を第
３図に、Ｎ形で構成した場合を第４図に示す。図中にお
ける破線は理想の入出力特性ｔ１実線は空乏層変化の影
響による入出カー性會そｎぞｎ示す。そして上記ディジ
タル・アナログ変換器において拡散抵抗素子がＰ形の場
合、基板はＮ形であるので基板の電位はハイ（Ｈ＝“１
”）レベルである。
し危がって、入力信号＆ｌがローレベルの時空乏層幅の
広がりの変化が最大となり、抵抗素子の抵抗値が大きく
なる次め、ｇ力Ｖｏｔｒｔ は本来の値より高くなって
しまう。一方、拡散抵抗素子がＮ形の場合、基板はＰ形
でら′るので、基板の電位はｒＬＪレベルであり、入力
信−号ａｉが「ＨＪレベルの時ＫＰ形と同様に抵抗素子
の抵抗値が大きくなるため、出力Ｖｏｕｔ は本来の
値より低くなる０ なお、空乏層幅Ｗは次式で表わさｎる。
広がりの変化が最大となり、抵抗素子の抵抗値が大きく
なる次め、ｇ力Ｖｏｔｒｔ は本来の値より高くなって
しまう。一方、拡散抵抗素子がＮ形の場合、基板はＰ形
でら′るので、基板の電位はｒＬＪレベルであり、入力
信−号ａｉが「ＨＪレベルの時ＫＰ形と同様に抵抗素子
の抵抗値が大きくなるため、出力Ｖｏｕｔ は本来の
値より低くなる０ なお、空乏層幅Ｗは次式で表わさｎる。
ｅ畠１：シリコンの誘電率
１０：真空誘電率
ｑ：電荷
ＮＤ：静止不純物濃度
いま、「Ｖム＝ＯｖＪｔｒｖｌ＝５ｖＪ とＬ、「Ｎ
ｔ＋＝＝ １ ｘ １０”／Ｃ１１！Ｊとすると、とな
る。を友、拡散の深さは１μｍ程度であるので、上述し
た幅の空乏層によって抵抗値は（” ’）中１．
０９ 倍となる。
ｔ＋＝＝ １ ｘ １０”／Ｃ１１！Ｊとすると、とな
る。を友、拡散の深さは１μｍ程度であるので、上述し
た幅の空乏層によって抵抗値は（” ’）中１．
０９ 倍となる。
１−８．ｌＸ１０”ｌ：
このような抵抗素子で、例えば８ビツトのディジタル・
アナログ変換器を構成すると、その出力の最大誤差は約
Ｓ Ｌ８Ｂ となってしまう。
アナログ変換器を構成すると、その出力の最大誤差は約
Ｓ Ｌ８Ｂ となってしまう。
上述したように、抵抗素子ＫＰ形あるいはＮ形Ｏ拡散抵
抗層を用いると、製造プロセス上の抵抗値のばらつきに
加え、空乏層幅の変化により抵抗値が変化してしまうた
め、ディジタル・アナログ変換器の絶対精度が悪化して
しまう欠点がある。
抗層を用いると、製造プロセス上の抵抗値のばらつきに
加え、空乏層幅の変化により抵抗値が変化してしまうた
め、ディジタル・アナログ変換器の絶対精度が悪化して
しまう欠点がある。
この発明は上記のような事情に鑑みてなされたもので、
前記抵抗のばらつき及び空乏層幅の変化による出力の絶
対精度誤差を大幅に改善し極めて精度の高い、ラダー抵
抗型のディジタル−アナログ変換器を提供することを目
的とする。
前記抵抗のばらつき及び空乏層幅の変化による出力の絶
対精度誤差を大幅に改善し極めて精度の高い、ラダー抵
抗型のディジタル−アナログ変換器を提供することを目
的とする。
以下、この発明の一実施例について図面を参照して説明
する。
する。
第５図はその構成を示すもので、ラダー抵抗網を構成す
る各抵抗素子Ｙｒｐ形およびＮ形の拡散抵抗素子Ｒハ〜
Ｒｐｍ、Ｒ）ｌ・〜ＲＮｎ お工び’？ｔ 〜ｉｌｐ
１に−１＊ ｒ”ｔ 〜”ｎ−１’ｔそれぞれ一対と
して並列接続して配設したものである０このような構成
によれば、入力信号 ＩＮ（ａ、＋２ｍ、＋＝＋２ｍ−” ａ、）の変化によ
るＰ形、Ｎ形それぞれの拡散抵抗の抵抗値の変化を互い
に打ち消し合い、入力信号ＩＮのレベルに関係なく抵抗
値を一定に保つことができる０第６図は、上述したＰ形
お工びＮ形の拡散抵抗素子の断面構成を示すもので、（
ａ）図はＮ形の拡散抵抗素子、（ｂ）図はＰ形の拡散抵
抗素子である。このＰ形、Ｎ形それぞれの拡散抵抗素子
を並列接続して一対とし、この対とした抵抗素子でラダ
ー抵抗回路網を構成する。
る各抵抗素子Ｙｒｐ形およびＮ形の拡散抵抗素子Ｒハ〜
Ｒｐｍ、Ｒ）ｌ・〜ＲＮｎ お工び’？ｔ 〜ｉｌｐ
１に−１＊ ｒ”ｔ 〜”ｎ−１’ｔそれぞれ一対と
して並列接続して配設したものである０このような構成
によれば、入力信号 ＩＮ（ａ、＋２ｍ、＋＝＋２ｍ−” ａ、）の変化によ
るＰ形、Ｎ形それぞれの拡散抵抗の抵抗値の変化を互い
に打ち消し合い、入力信号ＩＮのレベルに関係なく抵抗
値を一定に保つことができる０第６図は、上述したＰ形
お工びＮ形の拡散抵抗素子の断面構成を示すもので、（
ａ）図はＮ形の拡散抵抗素子、（ｂ）図はＰ形の拡散抵
抗素子である。このＰ形、Ｎ形それぞれの拡散抵抗素子
を並列接続して一対とし、この対とした抵抗素子でラダ
ー抵抗回路網を構成する。
図において、１１はＮ形の半導体基板、１２はＰ−Ｗ＠
１１領域、１３はＮ＋の不純物拡散層、１４はＰ＋の不
純物拡散層、１５はシリブン酸化膜等の絶縁層、１６は
アル建と不純物拡散とのコンタクト部である０ 以上説明したようにこの発明によれば、ラダー抵抗渥の
ディジタル・アナログ変換器を構成する各抵抗素子とし
てＰ形お工びＮ形の拡散層管並列接続した抵抗を配設す
ることにより、Ｐ形お１びＮ形拡散抵抗値のｉらつきや
空乏層幅の変化による絶対精度誤差の悪化を互いに打ち
消すことができ、精度の高いアナログ・ディジタル変換
器が得られる０
１１領域、１３はＮ＋の不純物拡散層、１４はＰ＋の不
純物拡散層、１５はシリブン酸化膜等の絶縁層、１６は
アル建と不純物拡散とのコンタクト部である０ 以上説明したようにこの発明によれば、ラダー抵抗渥の
ディジタル・アナログ変換器を構成する各抵抗素子とし
てＰ形お工びＮ形の拡散層管並列接続した抵抗を配設す
ることにより、Ｐ形お１びＮ形拡散抵抗値のｉらつきや
空乏層幅の変化による絶対精度誤差の悪化を互いに打ち
消すことができ、精度の高いアナログ・ディジタル変換
器が得られる０
第１図は従来Ｏラダー抵抗型のディジタル令アナログ変
換器管示す回路図、第２図は上記第１図の回路における
入出力特性を示す図、第３図は上記第１図の回路ｔ−Ｐ
形拡散抵抗素子を用いて構成した場合の入出力特性を示
す図、第４図は上記第１図の回路ｆＮ形拡散抵抗素子を
用いて構成した場合の入出力特性を示す図、第５図はこ
の発明の一実施例に係るディジタル・アナログ変換器を
示す回路図、第６図は上記第５図のディジタル・アナロ
グ変換器における各抵抗素子の断面構成を示す図である
０ ＲＰｏ 〜ＲｐｎｅＲＮｏＳ−ＲＮｎｓｒｐ１〜ｒｐｎ
−、ｍｒ １１ｔ 〜４ ” ｎ −１”’抵抗、ａ、
〜ａ、・・・入力信号、Ｖｏｕｔ ・・・出力信号ｓ
ｖｌ ・・・電源。 −傾やで郁８ 〉 一傾Ｒ礫か呂 〉
換器管示す回路図、第２図は上記第１図の回路における
入出力特性を示す図、第３図は上記第１図の回路ｔ−Ｐ
形拡散抵抗素子を用いて構成した場合の入出力特性を示
す図、第４図は上記第１図の回路ｆＮ形拡散抵抗素子を
用いて構成した場合の入出力特性を示す図、第５図はこ
の発明の一実施例に係るディジタル・アナログ変換器を
示す回路図、第６図は上記第５図のディジタル・アナロ
グ変換器における各抵抗素子の断面構成を示す図である
０ ＲＰｏ 〜ＲｐｎｅＲＮｏＳ−ＲＮｎｓｒｐ１〜ｒｐｎ
−、ｍｒ １１ｔ 〜４ ” ｎ −１”’抵抗、ａ、
〜ａ、・・・入力信号、Ｖｏｕｔ ・・・出力信号ｓ
ｖｌ ・・・電源。 −傾やで郁８ 〉 一傾Ｒ礫か呂 〉
Claims (1)
- 複数個の抵抗を梯子形配列に接続（て成るラダー抵抗−
のディジタル・アナログ変換器において、上記梯子形抵
抗回路を形成する各抵抗は、それぞれ−導電製の抵抗素
子と反導電製の抵抗素子とを並列に接続して構成されて
いることを特徴とするディジタル・アナログ変換器０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14528381A JPS5846720A (ja) | 1981-09-14 | 1981-09-14 | デイジタル・アナログ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14528381A JPS5846720A (ja) | 1981-09-14 | 1981-09-14 | デイジタル・アナログ変換器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9289282A Division JPS5846667A (ja) | 1982-05-31 | 1982-05-31 | 半導体抵抗装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5846720A true JPS5846720A (ja) | 1983-03-18 |
Family
ID=15381553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14528381A Pending JPS5846720A (ja) | 1981-09-14 | 1981-09-14 | デイジタル・アナログ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846720A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04360316A (ja) * | 1991-06-06 | 1992-12-14 | Nec Corp | Ａ／ｄコンバータ |
| WO2022124029A1 (ja) | 2020-12-11 | 2022-06-16 | 株式会社松風 | 歯面又は歯肉溝・歯周ポケット内に噴射するための噴射用粉末混合物 |
-
1981
- 1981-09-14 JP JP14528381A patent/JPS5846720A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04360316A (ja) * | 1991-06-06 | 1992-12-14 | Nec Corp | Ａ／ｄコンバータ |
| WO2022124029A1 (ja) | 2020-12-11 | 2022-06-16 | 株式会社松風 | 歯面又は歯肉溝・歯周ポケット内に噴射するための噴射用粉末混合物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6214783B2 (ja) | ||
| US4147989A (en) | Non-linear direct-current amplifier for measuring purposes | |
| JPS5846720A (ja) | デイジタル・アナログ変換器 | |
| JPS6356707B2 (ja) | ||
| EP0029700A1 (en) | Analog-to-digital converter | |
| EP1282064A2 (en) | Method and circuit for compensating vt inducted drift in monolithic logarithmic amplifier | |
| US5663574A (en) | Power semiconductor component with monolithically integrated sensor arrangement as well as manufacture and employment thereof | |
| JPH036054A (ja) | 半導体電圧検出回路 | |
| JP3067286B2 (ja) | モノリシックフィルタ回路 | |
| JPH04247667A (ja) | 半導体圧力センサ | |
| JPS5846667A (ja) | 半導体抵抗装置 | |
| JPH0786949A (ja) | デジタル・アナログ変換器 | |
| JPS6412103B2 (ja) | ||
| JP2881457B2 (ja) | 増幅回路 | |
| JP2517537B2 (ja) | 湿度測定回路 | |
| JPH0823482B2 (ja) | 半導体歪ゲージ用温度補償回路 | |
| JP2994069B2 (ja) | 電子ボリウム回路 | |
| JP2730107B2 (ja) | カレントミラー回路 | |
| JPH0578214B2 (ja) | ||
| JPH0258561B2 (ja) | ||
| JPH06109678A (ja) | 湿度検出回路 | |
| JPS6241453Y2 (ja) | ||
| SU1543426A1 (ru) | Множительно-делительное устройство | |
| JPH08320346A (ja) | 電気量測定装置 | |
| SU430392A1 (ru) | Диодный функциональный преобразователь |