JPS5845865B2 - Ｈｄｂ−３型バイポ−ラ信号発生回路 - Google Patents
Ｈｄｂ−３型バイポ−ラ信号発生回路Info
- Publication number
- JPS5845865B2 JPS5845865B2 JP14266576A JP14266576A JPS5845865B2 JP S5845865 B2 JPS5845865 B2 JP S5845865B2 JP 14266576 A JP14266576 A JP 14266576A JP 14266576 A JP14266576 A JP 14266576A JP S5845865 B2 JPS5845865 B2 JP S5845865B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- hdb
- generation circuit
- type bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
- H04L25/4925—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes using balanced bipolar ternary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、ＨＤＢ−３型バイポ一ラ信号発生回路に関す
る。
る。
ＨＤＢ−３型バイポ一ラ信号とは、連続した”０″信号
をなくすため、４連続した”Ｏ”信号に対して、４番目
のｎ □ ＩＩ信号を″１１１信号にし、かつデータ信
号と区別するため、信号のバイポーラルールをみだし該
゛１”信号をその前のバイポーラ信号の極性と同極性と
する。
をなくすため、４連続した”Ｏ”信号に対して、４番目
のｎ □ ＩＩ信号を″１１１信号にし、かつデータ信
号と区別するため、信号のバイポーラルールをみだし該
゛１”信号をその前のバイポーラ信号の極性と同極性と
する。
また、夫夫のバイオレーションパルスどうしが逆極性に
なるよう、データ信号の直後に”１″信号を付加する、
バイポーラ信号である。
なるよう、データ信号の直後に”１″信号を付加する、
バイポーラ信号である。
本発明は、このようなＨＤＢ−３型バイポ一ラ信号を発
生する回路を提案するものである。
生する回路を提案するものである。
以下図面に従い、本発明を説明する。
最初に第１図〜第４図を用いて、本発明で使用されるバ
イオレーション発生回路について述べる。
イオレーション発生回路について述べる。
第１図はバイポーラ発生回路で、１，２はデータ入力端
子、３は４のＪ−に型フリップフロップ（以下ＪＫ、Ｆ
Ｆと記す）をドライブするクロック入力端子、５，６は
３人力の論理積回路、７は出カドランスである。
子、３は４のＪ−に型フリップフロップ（以下ＪＫ、Ｆ
Ｆと記す）をドライブするクロック入力端子、５，６は
３人力の論理積回路、７は出カドランスである。
第２〜第４図は、第１図の入力端子１，２に各種データ
を与えた時に出力８に表われるバイポーラパルスの過程
を示すタイムチャートである。
を与えた時に出力８に表われるバイポーラパルスの過程
を示すタイムチャートである。
第２図は入力端子１，２に共通なデータを与えり時の図
で出力パルスはバイポーラルールに従っている。
で出力パルスはバイポーラルールに従っている。
（以下入力端子３のクロックと入力端子１，２のデータ
信号との位相が同じであるため省略をする） 第３図は、入力端子１のデータ信号中ａの信号がバイオ
レーション信号（ａ′）になるよう、入力端子２のデー
タ信号にｂの信号を挿入して４のＪＫＦＦをカウントア
ツプさせたものである。
信号との位相が同じであるため省略をする） 第３図は、入力端子１のデータ信号中ａの信号がバイオ
レーション信号（ａ′）になるよう、入力端子２のデー
タ信号にｂの信号を挿入して４のＪＫＦＦをカウントア
ツプさせたものである。
第４図は第３図とは逆に、入力端子１のデータ信号にｂ
を挿入してａの信号がバイオレーション信号（ａ′）に
なるようにしたものである。
を挿入してａの信号がバイオレーション信号（ａ′）に
なるようにしたものである。
このように入力１，２の信号に１ビツトの付加ビットを
挿入すると、バイオレーション信号は発生できる。
挿入すると、バイオレーション信号は発生できる。
本発明はこれを利用して、ＨＤＢ−３型バイポ一ラ信号
を発生するものである。
を発生するものである。
第５図の実施例、及び第６図のそのタイムチャートをも
とに本発明について述べる。
とに本発明について述べる。
第５図の１はデータ入力端子、２，３は個々のフリップ
フロップを動作させるに必要なりロック入力端子、４は
インバータ回路、５，７．１Ｌ１２．１６，１７は論理
積回路、６，１３．１４は論理和回路、８は３ビツトの
シフトレジスター９はパルスの立下りを微分する微分回
路、１０゜１５ばＪＫ、ＦＦ回路、１８は出カドランス
、１９は出力端子である。
フロップを動作させるに必要なりロック入力端子、４は
インバータ回路、５，７．１Ｌ１２．１６，１７は論理
積回路、６，１３．１４は論理和回路、８は３ビツトの
シフトレジスター９はパルスの立下りを微分する微分回
路、１０゜１５ばＪＫ、ＦＦ回路、１８は出カドランス
、１９は出力端子である。
端子１に入力されたデータ信号は６〜８の回路によって
、４ビツト連続″Ｏ”が検出される。
、４ビツト連続″Ｏ”が検出される。
８の出力りには入力データが３ビツトシフトされ、４ビ
ツト連続ｎ Ｏ”の位置にバイオレーション信号に相等
する”ｌｕ信号■を付は加えた信号が表われてくる。
ツト連続ｎ Ｏ”の位置にバイオレーション信号に相等
する”ｌｕ信号■を付は加えた信号が表われてくる。
また、５の出力すには■信号のみが抽出され、微分回路
９及び論理積回路１１．１２に供給される。
９及び論理積回路１１．１２に供給される。
１０のＪＫ ＦＦば■信号間に表われるデータの数が奇
数か、偶数かを判別する。
数か、偶数かを判別する。
これは奇数時のバイオレーションパルスは交互に逆極性
になり、偶数時は同極性になる。
になり、偶数時は同極性になる。
すなわち、偶数時に付加ビットを必要としている。
１０のＪＫ ＦＦの出力Ｑ、Ｑと■信号を論理積にする
ことにより、■信号が奇数時か、偶数時かに分離する！
その後、前記８の出力りとそれぞれを論理する。
ことにより、■信号が奇数時か、偶数時かに分離する！
その後、前記８の出力りとそれぞれを論理する。
奇数時の■パルスと論理和して得られたパルスをバイポ
ーラルーｈを作るｏ１５のＪＫＦＦの入力とする。
ーラルーｈを作るｏ１５のＪＫＦＦの入力とする。
その後は第１〜第４図で説明したとおりに処理され、Ｈ
ＤＢ−３型バイポ一ラ信号を得る。
ＤＢ−３型バイポ一ラ信号を得る。
第１図はバイポーラ発生回路、第２図はバイポーラルー
ルに従った出力を得るのに必要なタイムチャート、第３
図はバイオレーション信号発生に必要なタイムチャート
、第４図は第３図の変形、第５図は本発明の実施例、第
６図はそのタイムチャート。
ルに従った出力を得るのに必要なタイムチャート、第３
図はバイオレーション信号発生に必要なタイムチャート
、第４図は第３図の変形、第５図は本発明の実施例、第
６図はそのタイムチャート。
Claims (1)
- １ 人力データ信号の″′０″信号が４連続した時４ビ
ツト連続”Ｏ”信号の位置に、付加ビットを挿入する付
加ビット挿入手段、該付加ビット間に表われるデータの
数が奇数か偶数かを判別して、偶数時に、付加ビット挿
入手段の出力の付加ビットの直前のデータの後にさらに
付加ビットを挿入する判別挿入手段、該付加ビット挿入
手段出力を計数する計数手段と、該計数手段出力に応じ
て発生信号の極性を選択する極性選択手段を備え、該極
性選択手段は判別挿入手段の出力を入力していることを
特徴とするＨＤＢ−３型バイポ一ラ信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14266576A JPS5845865B2 (ja) | 1976-11-26 | 1976-11-26 | Ｈｄｂ−３型バイポ−ラ信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14266576A JPS5845865B2 (ja) | 1976-11-26 | 1976-11-26 | Ｈｄｂ−３型バイポ−ラ信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5366352A JPS5366352A (en) | 1978-06-13 |
| JPS5845865B2 true JPS5845865B2 (ja) | 1983-10-13 |
Family
ID=15320640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14266576A Expired JPS5845865B2 (ja) | 1976-11-26 | 1976-11-26 | Ｈｄｂ−３型バイポ−ラ信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5845865B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6238182A (ja) * | 1985-08-13 | 1987-02-19 | 日本ドア−チエツク製造株式会社 | 防火扉装置 |
-
1976
- 1976-11-26 JP JP14266576A patent/JPS5845865B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6238182A (ja) * | 1985-08-13 | 1987-02-19 | 日本ドア−チエツク製造株式会社 | 防火扉装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5366352A (en) | 1978-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3993953A (en) | Apparatus and method for digitally generating a modified duobinary signal | |
| US3909714A (en) | Frequency measuring circuit | |
| US4086566A (en) | Error detector for modified duobinary signals | |
| EP0059224A1 (en) | System for coding and decoding binary data | |
| JPS5845865B2 (ja) | Ｈｄｂ−３型バイポ−ラ信号発生回路 | |
| JPS6326448B2 (ja) | ||
| US3848251A (en) | Logical circuitry for recovering rpm decoded prm recorded data | |
| JPS62274948A (ja) | フレーム同期装置 | |
| JPS60174551A (ja) | Ｈｄｂ−３型バイポ−ラ信号エラ−検出回路 | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JPH0644756B2 (ja) | 同期クロツク発生回路 | |
| JP2574896B2 (ja) | フィールド判別装置 | |
| JPS6127226Y2 (ja) | ||
| JPS5842668B2 (ja) | パルスデンソウホウシキ | |
| JP2869981B2 (ja) | ビットバッファ回路 | |
| SU843224A2 (ru) | Формирователь квазитроичного кода | |
| JPH0546365Y2 (ja) | ||
| SU763954A1 (ru) | Устройство дл формировани сигналов, воспроизводимых с движущегос магнитного носител | |
| JPS59140756A (ja) | バイフエ−ズマ−ク変調回路 | |
| JPH0516741Y2 (ja) | ||
| SU824200A1 (ru) | Суммирующее устройство | |
| JPS62150924A (ja) | Ｎ列パルス検出装置 | |
| SU875608A1 (ru) | Устройство программируемой задержки импульсов | |
| SU1272483A1 (ru) | Генератор импульсов | |
| SU884083A1 (ru) | Генератор импульсов |